Частотный детектор

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПжЛИН .

ЗьвН030 02

1 :-;

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3292653/18-09 (22) 20.05.81 (46) 07.11.83. Бюл. 11 41 (72) С.А,Косарев, А.Н.Дебальчук

° и А.И.Черный (53) 621.376.33(088.8) (56) 1.Авторское свидетельство СССР

11 154989, кл. H 03 D 3/02, 1963.

2. Авторское свидетельство СССР

И 391699, кл. H 03 0 3/02. 1972 (прототип). (54)(57) ЧАСТОТНЫЙ ДЕТЕКТОР, содержащий,линию задержки, последовательно соединенные фазоинвертор, первый сумматор и первый амплитудный детек-, тор, последовательно соединенные второй сумматор и второй амплитудный детектор, а также третий сумматор и блок вычитания, входы которых подключены к выходам первого и второго амплитудных детекторов, при этом входйФазоинвертора и линии задержки, а . также первый вход второго сумматора . объединены и являются входом частот:ного детектора, а выход линии задержки подключен к вторым входам первого и второго сумматоров, о т л и ч а юшийся тем,что,с целью повышения точности детектирования при воздействии паразитной амплитудной модуляции входного сигнала, в него введены блок устранения постоянной составляющей и последова,тельно соединенные блок деления, блок умножения и дополнительный блок вычитания, выход которого является выходом частотного детектора, при этом первый вход блока деления и вто(О рой вход дополнительного блока вычитания соединены с выходом блока вычитания, выход третьего сумматора соединен с вторым входом блока деления и входом блока устранения постоянной составляющей, выход которого подключен к второму входу блока умножения. ход линии задержки подключен к вторым входам первого и втооого сумматоров, введены блок устранения постоянной составляющей и последовательно соединенные блок деления, блок умножения и дополнительный блок вычитания, выход которого является выходом частотйого детектора, при этом первый вход блока де ления и второй вход дополнительного блока вычитания соединены с выходом блока вычитания, выход третьего сумматора соединен с вторым входом блока деления и входом блока устранения постоянной составляющей, выход которого подключен к второму входу блока умножения.

На чертеже приведена структурная электрическая схема предложенного частотного детектора.

Частотный детектор содержит фазоинвертор 1, линию 2 задержки, первый и второй сумматоры 3 и 4, первый и второй амплитудные детекторы 5 и 6, третий сумматор 7, блок 8 вычитания, блок 9 деления, блок 10 умножения, блок 11 устранения постоянной состав ляющей и дополнительный блок 12 вычи-. тания.

Частотный детектор (ЧД ) работает следующим образом.

Частотно-модулированный сигнал от источника входного сигнала поступает через линию 2 задержки и фазоинвер-

1тор 1 на входы сумматоров 3 и 4. Сигнал с выхода сумматоров 3 и 4, продетектированный амплитудными детекторами 5 и 6, поступает на входы первого блока 8 вычитания и входы третьего сумматора 7. В результате воздействия паразитной амплитудной модуляции входного сигнала выходной сигнал первого блока 8 вычитания оказывается также промодулированным по закону амплитудной модуляции входного сигнала.

20 где А - постоянный коэффициент;

F(u - полезный сигнал;

M(t)- сигнал паразитной амплитудной модуляции.

Аналогично на выходе третьего сумматора 7

U 8(" + М(Д, (2) где В - постоянный коэффициент

t 1053266

Изобретение относится к радиотех. нике и может использоваться в радиоприемниках частотно-модулированных сигналов.

Известен частотный детектор, содержащий два сумматора, первые входы которых подключены к источнику входного сигнала через линию задерж. ки и фаэоинвертор, а другие - непосредственно, а выходы обоих сумма- t0 торов соединены через амплитудные детекторы с входами блока вычитания (lj ..

Однако данный частотный детектор имеет недостаточную точность 15 детектирования.

Наиболее близким по технической сущности к изобретению является частотный детектор, содержащий линию задержки, последовательно соединенные фазоинвертор, первый1 сумматор и первый амплитудный детектор, последовательно соединен- ные второй сумматор и второй амплитудный детектор, а также третий сумматор и блок .вычитания, входы которых подключены к выходам первого и второго амплитудных детекто;ров, при этом входы фазоинвертора и линии задержки, а также первый вход второго сумматора объединены и являются входом частотного детектора а выход линии задержки подключен к вторым. входам первого и второго сумматоров Р21

Одна ко в известном частотном детекторе при воздействии паразитной амплитудной модуляции входного сигнала снижается точность детекгирования.

Цель изобретения - повышение точ- 40 ности детектирования при воздействии паразитной амплитудной модуляции входного сигнала.

Цель достигается тем, что в частотный детектор, содержащий линию задержки, последовательно соединенные фаэоинвертор, первый сумматор и первый амплитудный детектор, последовательно соединенные второй сумматор и второй амплитудный детектор, а также третий сумматор и блок, вычитания, входы которых .подключены к выходам первого и второго амплитудных детекторов, при этом входы фазоинвертора и линии 55 задержки, а также первый вход второго сумматора объединены и являются входом частотного детектора, а вы1053266

U„--в м(Ц. (7) -. 3

Сигналы U| и 1! q поступают на вход блока 9 деления, на выходе кото. оого

0„ 1=() t.4 M(t)) д

8 (1 м(О) Блок 11 выделяет из (6) сигнал помехи

Из (4) и (7) имеем сигнал на выходе блока 10 умножения

О. = У(А.ГИ)) - —.ГЯ, (4) 40 где (А ° Г (Ц J - функция, определяю" щая нелинейные иска" жения блока 9 деле" 4> ния,у(А- F (<) g 1

Представим (1) в виде

U(,. =A-F(t)+A l4(t) Г(Ч ° (5) 50

Здесь первое слагаемое определяет. полезный выходной сигнал, а второе " сигнал помехи от воздействия лараэитной.амплитудной модуляции.

Аналогично из (2) получаем

О,=В в М(ц, (6) Из (3) следует, что сигнал на вы". ходе блока 9 деления не зависит от уровня входного сигнала, так как

А — const, и таким образом исключается влияние параэитной модуляции.

Как было указано, реальные блоки деления имеют высокий уровень нелинейных искажений, что не позволяет использовать выходной сигнал схемы деления в качестве выходного сигнала

4Д несмотря на то, что в нем отсутствует влияние паразитной амплитуд" ной модуляции. В предлагаемом ЧД цель изобретения достигается благодаря тому, что сигнал с выхода блока

9 деления используется только для получения компенсирующего сигнала, вычитая который из выходного сигнала первого блока 8 вычитания, получается компенсация изменения уровня вы" ходного сигнала при изменении уровня входного сигнала. Благодаря тому, что

30 нелинейные свойства блока 9 деления сказываются только на компенсирующем сигнале, который много меньше полезного сигнала, сохраняется высокая линейность ЧД при высокой помехозащищенности.

Сигнал на выходе блока 9 деления равен

o„=u,-u„=-", г® y(s г(о1 8 мВ=

=А м(1- Щ У(F(t)). (8)

Сопоставление (8) и (5) показывает, что (8) с точностью, определяемой нелинейность блока 9 деления, является сигналом помехи в выходном сигнале первого блока 8 вычитания.

Вычитая из (8) выражение (5) получаем

U<-Î, -О„=В г() д м()

"Цц,(у (th,.F())! (9)

Сопоставление выражений (5) и (9) показывает, что сигнал помехи на выходе второго блока 12 вычитания в Ф раз меньше, где

А N(t) Ф)

,10, А.М(Ц.F() (У(А Pal) -У Р (11)

Таким образом, предлагаемый ЧД имеет помехозащищенность от воздействия паразитной модуляции в m раз больше, по сравнению с базовым ЧД.

Для оценки нелинейных искажений выходного сигнала воспользуемся (9) °

Оценим нелинейность выходного сигнала как отношение приращения выходного сигнала 4Д за счет нелинейности схемы деления к полезному выходному сигналу. Пусть погрешность блока 9 де ления 6, то 1 - бcg (А ° F(t) 4+8

В случае идеального блока 9 деления (8= О) иэ 9 имеем = Ж мМгМИ-)= - (ч. (»)

В случае неидеального блока 9 деления (о ф 0) выходной сигнал определяется формулой (9) . Из (9) и (10) рпределим приращение выходного сигна" ла за счет нелинейности блока 9 деления

U,=fu,-u, = A ЦЦ-A г<Ц-4 М(Ц «Ц. (.y(A ЧЯ= (A (A) «Ц pe ЦЦ) !.

1053266

Из (14) имеем

= 0,15а.

) I-y lA v(tl)(о,оз

Составитель О. Гаврилина

Техред А.Ач Корректор И.Демчик

Редактор В.Данко

Заказ 8899/55 Тираж 936 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб ., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Из 110) и (11) оценим нелинейные искажения, обусловленные нелинейностью блока 9 деления

О, A м(ц F(t) (4-g$A г(ф

6 .02 Д Р(Ц

-М(Ц (1- (а.Ц Д)) 13)

Учитиваа, что 1(4 %1 k+а то:

-M(Ö 6 100% . (iq1

6 мох

Используя (14), проведем численную оценку вносимых нелинейных искажений в выходной сигнал ЧД вследствие не линейности блока 9 деления. Для этого зададимся следующими, имеющими место на практике значениями: нелинейность схемы деления 3

" "0,03 (33)-, . глубина паразитной амплитудной модуляции входного сигнала 53, т.е.

МЮjn,м 09059

Таким образом, нелинейность блока

9 деления приводит к увеличению нелинейности выходного сигнала всего на 0,153, что много меньше нелинейности базового частотного детектора, на 1-2, и следовательно предлага- емый ЧД практически сохраняет линей" .ность базовоro устройства 1-23

Одновременно из (10) имеем т.е. предлагаемый ЧД имеет по сравне нию с базовым более чем в 30 раз вы сокую помехозащищенность по отношению к паразитной амплитудной модуляции входного сигнала.