Распределитель импульсов

 

РАСПРЕДЕЛИТЕЛЬ ИМПУЛЬСОВ , содержащий соединенные последовательно D-триггеры по числу разрядов, инверсный выход первого триггера соединен с его информационным входом, входы синхронизации всех D-триггеров соединены с входной шиной, и элемент ИЛИ-НЕ, отличающийся тем, что, с целью повышения быстро-действия , входы элемента ИЛИ-НЕ соединены с прямы(и выходами всех триггеров, кроме первого и последнего, а его выход соединен с асинхронным входом уст ;новки в нуль первого триггера.,

СОЮЗ СОВЕТСКИХ

° СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1 050114

3(5f) ll 03 К 17/62

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н. ABTOPCHOMV СВИДЕТЕЛЬСТВУ фиг.1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHA (2I ) 3464036/18-21 (22) 05.07.82 (46) 23.10.83. Бюл. № 39 (72) Ю. Р. Жураковский и А. И. Хоменко (71) Киевский ордена Ленина политехнический институт им. 50-летия Великой Октябрь-. ской социалистической революции (53) 621.374.33 (088.8) (56) I. Букреев И. Н. и др. Микроэлектронные схемы цифровых устройств. М., «Советское радио», 1975, с. 269, рис. 6.6.

2. Заявка Японии № 50-178, кл. Н 03 К 23/16, 27.03.70 (прототип) (54) (57) РАСПРЕДЕЛИТЕЛЬ ИМПУЛЬСОВ, содержащий соединенные последовательно D-триггеры но числу разрядов, инверсный выход первого триггера соединен с его информационным входом, входы синхронизации всех D-триггеров соединены с входной шиной, н элемент ИЛИ-НЕ, отличающийся тем, что, с целью повышения быстродействия, входы элемента ИЛИ-НЕ соединены с прямыми выходами всех триггеров, кроме первого н последнего, а его выход соединен с асинхронным входом уст:.новки в нуль первого триггера.! (>51.>! 14

ВНИИПИ Заказ 846!!86 Тираж 986 Подписное

Филиал ППП «Патеит», г. Ужгород, ул. Проектная, 4

Изобретение от не:и гся к им их II>(III>II техникс и может быть исис)льзс>нано и устрой ствах автоматики, телеме аники и вычислительной техники.

Известен распределитель импульс()н, со держащий D-триггеры, l>клK)чениые 110 слсме сдвигаю>пего регистр,> с II(рекрес Гиы ми связями (1) .

Недостаток устройства - нен Ic()K(>(быстродействие.

Наиболее близким к прсдлагаемому тех ническим решением является расиределителс импульсов, содерж а щи и соеди неин ы(по» следовательно D-триггеры по числу разрядов, инверсный выход нерного триггера соединен с его информассиониым входом, нходы синхронизации всех D-триггеров сое>инены с входной шиной, и эдеме>гг ИЛИ-Hl> !2 .

Недостатком известных устроистн является невысокое быстродействие.

Цель изобретения — гговышение быстродействия.

Эта цель достигается тем, что в распределителе импульсов, содержащем соединенные последовательно D-триггеры по числу разрядов. инверсный выход первого триггера соединен с его информационным входом, входы синхронизации всех D-триггеров соединены с входной шиной, и элемент

ИЛИ-НЕ, входы элемента ИЛИ-НЕ соединены в прямыми выходами всех триггеров, кроме первого и последнего, а его выход соединен с асинхронным входом установки в нуль первого триггера.

На фиг. 1 представлена функциональная схема устройства; на фиг. 2 — диаграммы, иллюстрирующие его работу.

Распределитель импульсов содержит

D-триггеры 1 - 4, причем прямой выход каждого триггера 1 -4, кроме последнего, соединен с D-входом последующего триггера, инверсный выход триггера 1 соединен с его

D-входом, входы синхронизцсагая - триггеров

1 - 4 соединены с входной шиной 5, и элемент 6 ИЛИ-НЕ, входы которого соединены с и ря м>г> ми н>>>хола ми 1 ри>!(р()н 2 и 3, а (I () нь1 х(>д (;I;I) II x!)<>«1>ы м нхол»м х с I аи»нки в нуль триггера l. ,v с трОйстНО рабпта(т СЛЕдХ K)lll,ИМ Об> рvl:IОМ.

Б исходном состоянии на вы одах тригГ(J)()H 1 - 4 -- си Г иал лоГическоГо H v ля, а на выход(эги мс нта 6 И:1И-НЕ -- сигнал . I О Г И и (С K О Й ЕД И H И и Ы . С. Г! Р И Х ОД(O М и (. P НО ГО нхс>дис>го импхльса с шины 5 на прямом

10 выходе триггера 1 появляется логическая единя>са. (. приходом второго импульса эта единица переписывается н триггер 2, а в триггерp I записывается логический нуль.

На выходе эленеHTd 6 ИЛИ НЕ появляется

"5 логическии нуль, который поступает на синхронный нход установки н нуль триггера 1, поддерживает этот три>гер н нулевом сост(>пни и блокирует запись сигнала н него.

С. приходом третьего импульса единица перепись:нается и триггер 3, а н триггер 2—

20 нуль. На выхс:де элемента 6 ИЛИ-HF попрежнему логический нуль, следонательно, триггер 1 заблокирован, Наконец, с приходом четвертого импульса с шины 5 единица переписывается в триггер 4, н триггер 3 переписывается нуль и на выходе элемента

6 ИЛИ-НЕ появляется единица. Теперь триггер l готов к записи сигнала и с приходом пятого импульса весь цикл повторяется.

На фиг. 2 в показан входной сигнал; на фиг.

2б, в, г, д — сигналы на выходах распределителя — прямых выходах триггеров 1 - 4, соответственно; на фиг. 2а — сигнал на выходе элемента 6 ИЛИ-НЕ. При другом числе триггс ров распределитель работает аналогично.

Таким образом, при подключении выхода элемента 6 ИЛИ-НЕ к асинхронному входу установки триггера l н нх!ль он надежно удерживается н нулевом состоянии но время прохождения логической единицы по цепочке триггеров 2 - 4, что предотвращает запись ложных- сигналов на высоких частотах и повышает быстродействие устройсгна.