Устройство для формирования адресных сигналов

 

УСТЮЙСТВО ДЛЯ ФОРМИРОВАНИЯ АДРЕСНЫХ СИГНАЛОВ, содержащее первый блок памяти, синхронизатор и счетчики импульвскаюЁНд НАТОКТ К- |fi тм: й :у{:кл-я l SiSJiSOIE JA сов, причем первые входы первого и второго счетчиков импульсов объединены и являются одним из входов устройства, первый вход третьего счетчика импульсов подключен к выходу синхронизатора, вторые входы второго и третьего счетчиков импульсов объединены и являются другим входом устройства, отличающееся тем, что, с целью упрощения устройства , оно содержит коммутатор и второй блок памяти, одни из выходов которого и выходы коммутатора подключены к входам первого блока памяти, другой выход второго блока памяти соединен с одним из входов коммутатора , другие входы которого подключены к одним из выходов первого и третьего счетчис $ ков импульсов, входы второго блока памяти соединены с другими выходалш третьего счет (Л чика импульсов и выходами первого счетчика импульсов. с

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

G 11 С 8/00

ОЛИСАНИЕ ИЗОБРЕТ

И ПАТЕНТУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ГЮ ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

4 (21) 2929204/18-24 (22) 22.05.80 (31) 7913240 (32) 2305.79 (33) Франция (46) 15.10.83. Бюл. N 38 (72) Шарль Эрнандез (Франция) (71) Этаблиссеман Пюблик де диффюзьон

Франсэ ди Теледиффюзьон де Франс и Компани

Континенталь де Синялизасьон, С. А. (Франция) (53) 681.327 (088.8) (56) 1. Авторское свидетельство СССР

У 769619, кл. G 11 С 8/00, 1978.

2. Заявка Франции N 2363949 кл. Н 04 и 1/22, опублик. 1976 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ

АДРЕСНЫХ СИГНАЛОВ, содержащее первый блок памяти, синхронизатор и счетчики импуль„„SU„„1048996 сов, причем первые. входы первого и второго счетчиков импульсов объединены и являются одним из входов устройства, первый вход третьего счетчика импульсов подключен к выходу . синхронизатора, вторые входы второго и третьего счетчиков импульсов объединены и являются другим входом устройства, о т л и ч аю щ е е с я тем, что, с целью упрощения устройства, оно содержит коммутатор и второй блок памяти, одни из выходов которого и выходы коммутатора подключены к входам первого блока памяти, другой выход второго блока памяти соединен с одним из входов коммутатора, другие входы которого подключены к одним из выходов первого и третьего счетчиков импульсов, входы второго блока памяти соединены с другими выходами третьего счетчика импульсов и выходами первого счетчика импульсов, Составитель В. Рудаков

Техред С. Мигунова Корректор A. Зимокосов

Редактор Л. Веселовская

Заказ 7964/61

Тираж 594 Подлисное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035 Москва Ж 35 Раушская наб д 4/ 5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

3 1048996 4 пульсе строчной синхронизации Т1G, т. е. каж- уменьшает необходимую для перекодирования дые 64 мкс, емкость блока памяти до 256 ° 7 вместо

Счетчик 2 возбуждается каждые 10 строк 2048 10 двоичных элементов, если бы адрес счетчиком 3Ä иа который поступают импульсы колонки целиком подавался на блок 4 памяти. строчной синхронизации TLG. Он повторно 5 Сигналы ADR 1 — AOR 3 также подаются возбуждается импульсами полукадра TTR, кото- на коммутатор 5, который передает их беэ изрые повторно возбуждают также и счетчик 3, менения в блок 1 памяти в одном из своих

Следовательно, совокупность счетчиков 2 и 7 двух рабочих положений, а второе положение могла бы обеспечивать 32 64 = 2048 адресов соответствует передаче сигналов ADC 1 — ADC3. . считывания. Ограничение числа адресов считыва- 1О, до тех пор, пока один из сигналов AOC 4 — ния обеспечивается блоком 4 и коммутатором 5. ADC 6, передаваемый в блок 4 памяти, меньше 40, На блок 4 памяти поступают сигналы ADR 1- коммутатор 5 передает сигналы АОС 1 — АОС 3

ЮЯ S u ADC 4 — ADC 6, соответствующие (это режим, когда в блок 1 памяти поступают старшим разрядам, тогда как сигналы ADC 1 — 1000 адресов, позволяющих считывать знаковые

ADC 3, соответствующие младшим разрядам, 15 данные), подаются на коммутатор 5 и передаются без Когда величина, передаваемая сигналами перекодирования в блок 1 памяти. ADC 4. — АОС 6, достигает 40, что соответстБлок 4 памяти ставит в соответствие паре вует 1 для ADC 6, 0 для АОС 5 и 1 для сигналов из ADC 4 — ADC 6 и АО8 1 — ADR 5 ADC 4, по сигналу А коммутатор 5 передает одиниЗсигналовА — А .Совокупностьсигна- 20 сигналы ADR 1 — ADR 3. В то же время блок лов А 0 — A> обеспечивает адрес считывания . 4 памяти в результате его программирования от 0 до 999, что позволяет осуществить адре-, передает сигналы ADR 4 и ADR 5. сацию 1000 знаковых данных. Найример, если

В этом случае на блок 1 памяти поступает адрес колонки 15 и адрес ряда 8, подаваемый целиком адрес ряда, что позволяет считывать на блок 1 памяти адрес считывания равен 40 < g5 один иэ 24 разрядов, не относящихся к энакох 8 + 15 = 335. вым данным.

Возможность передачи без перекодирования Когда величина, передаваемая сигналами трех двоичных сигналов ADC 1 — ADC 3 обес- АОС 4 — ADC 5, достигает 48, т. е. в двоичпечивается тем, что последний адрес колонки ном виде 110,.сигнал Ас принимает свое перкаждого ряда всегда выражается числом 8к+7, воначальное состояние. На блок 1 памяти снова так как число знаков одного ряда равно 40, поступают знаковые адреса начиная с момента т, е, кратно 8 (где к — целое число). Это повторного возбуждения счетчика 7.