Квадратор

 

КВАДРАТОР, содержащий сумматор , квадратируюший блок, выход которого соединен с первым входом выходного сумматора, выход которого является выходом квадратора, блок умножения, отличающийся тем, что, с целью повышения точности, в него введены регистр, аналого-цифровой преобразователь , цифроаналоговый преобразователь и тактирующий блок, причем выход тактирующего блока соединен с управляющими входами выходного сумматора и регистра, . первый выход которого соединен с входом квадратирующего блока, а второй и третий выходы подключены соответственно к первому и второму входам блока умножения , выход которого соединен с вторым входом выходного сумматора, а первый вход регистра соединен с выходом сумматора , первый вход которого подключен к ,входу квадратора и входу аналого-иифрОвого преобразователя, выход которого соединен с вторым входом регистра и входом цифроаналогового преобразователя, ГЛ выход которого подключен к второму входу сумматора, - .

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1043676

y g Ci 06 4 7/20

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (2 1) 3292706/18-24 (22) 19. 05. 81 (46) 23. 09. 83. Бюл. K 35 (72) А. М. Косолапов (71) Куйбышевский ордена Трудового

Красного Знамени политехнический институт им. В. В. Куйбышева (53) 681.335 (088.8) (56) 1, Авторское свидетельство СССР

K 550651, кл. 5 06 G 7/20, 1975.

2. Авторское свидетельство СССР . М 691879р кл. 6 06 5 7/20, 1977 (прототип) . (54) (57) КВАДРАТОР, содержащий сумматор, квадратирующий блок, выход которого соединен с первым входом выходного 14MRTopB» Выход KQTopopo является выходом квадратора, блок умножения, о т л и ч в ю шийся тем, что, с целью повышения точности, в него введены регистр, аналого-цифровой преобразователь, цифроаналоговый преобразователь и тактирующий блок,. причем выход тактирующего блока соединен с управляющими входами выходного сумматора и регистра, . первый выход которого соединен с входом квадратирующего блока, а второй и третий выходы подключены соответственно к первому и второму входам блока умножения, выход которого соединен с вторым входом выходного сумматора, а первый вход регистра соединен с выходом сумма-— тора, первый вход которого подключен к входу квадратора и входу аналого-цифро вого преобразователя, выход которого соединен с вторым входом регистра и входом цифроаналогового преобразователя, выход которого подключен к второму входу сумматора.

1. 1043

Изобретение относится к измерительной и вычислительной технике.

Известен квадратор, содержащий два сумматора, пороговые блоки, квадратирующий блок и ключи, входы пороговых устройств и первого сумматора соединены с входом устройства, а выход первого сумматоре через квадратирующий блок и ключи соединен с входами второго сумматора, выходы пороговых устройств со» ц> единены с входами обоих сумматоров, входами ключей и друг с другом 1 g ..

Однако этот квадратор обждает недостаточной точйостью и узким динамическим диапазоном при форМировании на д5 выходе цифрового сигнала. Это обусловлено тем, что число дискретных значений ком-, пенсирующего сигнала, задаваемого с пороговых устройств на вход первого сумматора, практически не может быть го более двух для каждой полярности входного сигнала.

Наиболее близким по техническому

Ь решению является квадратор, содержащий пороговые элементы, блок выделения г5 модуля входного сигнала, блок опреде ления знака входного сигнала, кшочи, сумматор, квадратирующий блок, выход которого соединен с первым входом выходного сумматора, выход которого является выходом квадратура, и блок ум« ножения (2 .

Однако известному устройству при суша недостаточно высокая точность.

«

Белью изобретения является повыше ние точности.

Поставления цель достигается тем, что в квадратор, содержащий сумматор, квадратируюший блок, выход которого соединен с первым входом выходного сумматора, выход которого является выходом квадратора, блок умножения, введены регистр, аналого-цифровой, цифроаналоговый преобразователи и тактирующий блок, причем выход щего блока соеди 45 нен с управляющими входами вьпсодного сумматора и регистра, первый выход которого соединен с входом квадратируюшего блока, а второй и третий выходы подключены соответственно к первому и второму входам блока умножения, выход которого соединен со вторым входом выходного сумматора, а первый вход регистра соединен с выходом сумматора, первый вход которого подключен к входу квад- 55 ратора и входу аналого-цифрового преобразователя, выход которого соединен со вторым входом регистра и входом цифро676 2 аналогового преобразоЪателя, выход которого подключен ко второму входу сумматорае

На чертеже приведена блок-схема квадратора «

Квадратор содержит сумматор 1, аналого-цифровой преобразователь (AUII) 2, цифроаналоговый преобразователь (БАП)

3, регистр 4, квадратируюсций блок 5, блок 6 умножения, выходной сумматор 7, тактирующий блок 8.

Квадратор работает следующим образом °

Входной сигнал Х поступает на вход

АБП 2 низкой точности и преобразуется в цифровой код М 2. Входной сигнал Х поступает на первый вход сумматора 1, а на второй его вход поступает сигнал с выхода БАП 3, обратный по знаку относительно сигнала Х. На выходе сумматора

1 формируется сигнал !! =(x-!! с ).", (! где С. и СЗ вЂ” шаги дискретизации по уровню для сумматора 1 иБАП 3;

М. и N — значения кодов на выходе сумматора 1 и

АБП 2.

«.... «, ° «,, регистр 4 поступают на цифровой квадратирующий блок 5 и блок 6 умножения, где формируются коды, соответствующие (.+ qg);(Ngq+Mx ) «2N< Nxq, Х" И 22 12)Ч21 2

;с . соответственно. Значения и Й и Й

И 1г 213

И 2гсоответствуют старшим и младшим половинам разрядов кодов для N u kг

1 2. формируемых соответственно сумматором

1 и AUII 2. Выходной сумматор 7 производит сложение этих кодов, так что на его выходе формируется цифровой код

N7,,пропорциональный Х, с погреш»

2 ностью, определяемой в основном погрешностями сумматора 1 н UAII 3, которые

)выполняются точными, где гс, 2с, й,=(й, М„2(., N1ÄN С„ " "Ь

С., 12 21 С„12 2г С.

1043

z (x)t

Составитель В. Жирнова

ТехредЖ.Кастелевич Корректор А. Повх

Редактор Н. Егорова

Заказ 7340/53 Тираж 706 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий.

113035, Москва, Ж-35, Раушская наб., д. 4/5 филиал ППП «Патент, г. Ужгород, ул. Проектная, 4

3 .С учетом (1) из (2) получим

С целью сокращения аппаратурных за трат квадратирующий бюк 5 и блок 6 умножения «спольэуются многократно для реализации условия (2). Например, в пер . вом такте квадратирующим блоком 5 вос-. дроизводнтся первое слагаемое, блоком о

B умножения - второе, и третье слагаемое, а выходной сумматор 7 производит их сложение и накапливает сумму. Во втором такте блоком 6 умножения воспроизводится четвертое и пятое слагаемые, а имдратирующим блоком 5 - шестое сла; гаемое. Выходной сумматор 7 к накоп-. ленному значению в первом такте суммирует четвертое, пятое и шестое слагаемые и к концу второго такта формирует 20 результат преобразования. Тактирование осуществляется тактирукецим блоком 8, 676 4 который может быть выполнен- на основе генератора тактовых импульсов илн рас пределителя импульсов.

Сумматор 1 выполнен, например, в виде последовательно соединенных анало- . гового сумматора и AUFl. достоинством предлагаемого устройства является наличие малораэрядных блоков и низкие требования к точности и стабильности характеристик AIHI эа счет компенсации погрешности AILII в выходном сумматоре сигналом, зависящим от точной разности между входным car» налом Х и сигналом с выхода UAII.

Таким образом, .данный квадратор мо- жет быть построен на базе серийных ж нейных и малораэрядных цифровых ннтег ральных схем.

Технико-экономический аффект заключается в повышении точнос ги йреддагаемого квадратора.