Устройство для программного управления синхронно- асинхронными приемопередатчиками

 

УСТЮЙСТВО ДЛЯ ПЮГРАММНОГО УПРАВЛЕНИЯ СИИХЮН1НЮ-АСИНХЮННЫМИ ПРИЕМОПЕРЕДАТЧИКАМИ, содержащее генератор тактовых импульсов и в каждом узле управления счетчик и дешифратор, отличающееся тем, что, с целью повышения быcтpoдeйctвия работы устройства, в него введены формирователь импульсов, инвертор, . первый и второй формирователи кодов и в узле управления формирователь кода, делитель частоты и триггер, первый вход перк вого формирователя кода объединен с входами формирователя импульсов, инвертора и второго формирователя кода и подключен к входу устройства, выход инвертора соединен с вторым входом первого формирователя кода, выход генератора тактовых импульсов соединен с первыми входами делителей частоты всех узлов управления, в каждом узле управления выхдд делителя частоты соединен с парт вым входом счетчика, первый и второй выходы которого соединены соответственно с первыми и вторыми входами дешифратора и формирователя кода, выход дешифратора соединен с первым входом триггера, выход, тригю гера соединен с вторыми входами делителя частоты, счетчика и третьим входом формирователя кода, выход формирователя импульсов соединен с вторым входом триггера первого i узла управления, выход триггера каждого предыдущего узла управления соединен с вто (Л рым входом триггера каждого последующего узла управления, первые выходы формирователей кода всех узлов управления объединены и подключены к первым выходам устройства, вторые выходы формирователей кода каждого узла управления подключены к вторым выходам устройства, выходы первого и второго 4;: формирователей кода соединены соответственно СО с третьими и четвертыми выходами устройства. Од QD

3649 А

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН ()9) SUQ)) 3(511 06 1 9/00 !

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABT0PGH0MV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3395449/18 — 24 (22) 15.02,82(46) 23.09.83. Бюл. Р 35 (72) В. И. Муратов (53) 621.398 (088.8) (56) 1. Тепляков И. М. Радиотелеметрия. М., "Советское радио", 1966, с. 213, рис. 209. . 2. Балашов Е. П, и Пузанков Д. В.

Микропроцессоры и микропроцессорные системы. М., "Радио и связь", 1981, с. 42, рис, 2,9, с, 147, рис. 4. 15 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ ПРОГРАММНОГО

УПРАВЛЕНИЯ СИНХРОННΠ— АСИНХРОННЫМИ

ПРИЕМОПЕРЕДАТЧИКАМИ, содержащее генера- . тор тактовых импульсов и в каждом узле управления счетчик и дешифратор, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия работы устройства, в него введены формирователь импульсов, ннвертор, . первый и второй формирователи кодов и в ка.;<дом узле управления формирователь кода, делитель частоты и триггер, первый вход пер.: вого формирователя кода объединен с входами формирователя импульсов, инвертора и второго формирователя кода и подключен к входу устройства,.выход инвертора соединен с вто- . рым входом первого формирователя кода, выход генератора тактовых импульсов соединен с первыми. входами делителей частоты

I всех узлов управления, в каждом узле управления выхпд делителя частоты соединен с пер-. вым входом счетчика, первый и второй выходы которого соединены соответственно с первыми и вторыми входами дешифратора и формирователя кода, выход дешифратора сое. динен с первым входом триггера, выход. триго гера соединен с вторыми входами делителя частоты, счетчика и третьим входом формирователя кода, выход формирователя импульсов соединен с вторым входом триггера первого сз узла управления, выход триггера каждого 9 предыдущего узла управления соединен с вторым входом триггера каждого последующего узла управления, первые выходы формирова- телей кода всех узлов управления объединены и подключены к первым выходам устройства, вторые выходы формирователей кода каждого узла управления подключены к вторым выходам устройства, выходы первого и второго формирователей кода соединены соответственно с третьими и четвертыми выходами устройства.

1043649 2

Изобретение относится к вычислительной. технике и предназначено для программирования !

I синхронно — асинхронных приемопередатчиков, являющихся преобразователями последовательного кода в параллельной и параллельного в последовательный, Известен преобразователь последовательного кода в параллельный, представляющий собой обычный регистр сдвига (1) .

Недостатком такого преобразователя является его малые функциональные возможности: преобразование кодовых слов с определенным числом разрядов, равным числу разрядов регистра сдвига; невозможность проверки на четность принятых кодовых комбинаций, Наиболее близким к предлагаемому является вычислительное устройство, содержащее

- генератор тактовых импульсов, выход которого соединен с входом процессора, выход. пропессора соединен с выходами постоянных запоминающих устройств, оперативных запоминающих устройств н синхронно — асинхронных приемопередатчиков, выходы постоянных запоминающих устройств, входы (выходы) оперативных устройств и первые (входы) выходы синхронно — асинхронных прнемопередатчиков соединены с входом (выходом) процессора, вторые (входы) выходы синхронно — асинхронных приемопередатчиков являются входами (выходами) устройства.. Процессор содержит первый буферйый запоминающий блок, первый вход (выход) которого является (входом) выходом процессора, второй вход (выход) соединен с первыми входами первого регистра, вход (выход) дешифратора соединен с входом (выходом) счетчика, выход счетчика соединен с первым входом второго буферного запоминающего блока, первый и второй выходы дешифратора соединены соответственно с входом блока управления и вторым входом первого регистра, выход первого регистра соединен с входами третьего и четвертого регистров и вторым входом второго буфарного запоминающего блока, выход которого является выходом процессора, выходы третьего и четвертого регистров соединены соответственно с первым и вторым входами арифметическо — логического блока, выход которого соединен с вторым входом (выходом) первого буферного запоминающего блока.

В этом устройстве эа счет использования синхронно — асинхронных приемопередатчиков расширяются функциональные возможности преобразования последовательного кода в параллельный и параллельного в последовательный (2) .

Однако для программирования синхронно — асинхронных приемопередатчиков на определенный режим работы используется процессор, что снижает эффективность (быстродействие) работы всего вычислительного устройсгва в целом и, в частности, программируемых синхронно— асинхронных приемопередатчиков.

5 Цель изобретения — повышение быстродействия работы программируемых синхронно — асинхронных прнемопередатчиков.

Поставленная цель достигается тем, что в устройство для программного управления

10 синхронно — асинхронными приемопередатчиками, содержащее генератор тактовых импульсов и в каждом узле управления счетчик, дешифратор, введены формирователь импульсов, инвертор, первый и второй формирователи кодов н в

15 каждом узле управлени формирователь кода, делитель частоты и триггер, первый вход первого формирователя кода, объединен с входами формирователя импульсов, инвертора и второго формирователя кода и подключен к входу

20 устройства, выход инвертора соединен с вторым входом первого формирователя кода, выход генератОра тактовых импульсов соединен с первыми входами делителей частоты всех узлов управления, в каждом узле управления выход

25 делителя частоты соединен с первым входом счетчика, первый и второй входы которого. соединены соответственно с первыми и вторы. ми входами дешифратора и формирователя кода, выход дешифратора соединен с первым входом триггера, выход триггера соединен с вторыми входами делителя частоты, счетчика и третьим входом формирователя кода, выход формирователя импульсов соединен с вторым входом триггера первого узла управления, 35 выход триггера каждого предыдущего узла управления соединен с вторым входом триггера каждого последующего узла управления, первые входы формирователей кода всех узлов управления объединены и подключены к

40 первым выходам устройства, вторые входы формирователей кода каждого узла подключены к в.торым выходам устройства, выходы первого н второго формирователей кода соединены соответственно с третьим и четвертым выходами устройства.

На фиг. 1 и 2 представлена структурная схема предлагаемого устройства.

Устройство содержит программируемые синхронно — асинхронные приемопередатчики 1, делители 2 частоты, счетчики 3, генератор 4 .тактовых импульсов, формирователи 5 кода, дешнфраторы 6, формирователь 7 импульсов, RS — триггер 8, инвертор 9, формирователи 10 и 11 кода.

Устройство работает следующим образом.

При включении устройства генератор 4 начинает генерировать импульсы. После отсчета трех импульсов на выходе счетчика 3 появится код 11, который вызывает срабатывание дешиР043649 фратора б, опрокидывающего григгер 8 в состояние 1. Формирователи 5, 10 и 11 устанавливаются в третье состояние (выходы их отключены), Для приведения приемопередатчиков 1 в рабочее состояние в ка,. дый из них должны быть последовательно записаны два кода: код N 1 — инструкция режима и код

N 2 — инструкция команды, которые определяют режим работы преобразователей 1.

Например, допустим, что приемопередатчики 10 первого ряда должны работать в следующем режиме: число информационных бит в слове

8; производится контроль четности; длина стопбита равна двум битам; частота синхронизации в 64 раза больше скорости поступления инфор- 15 мации из канала связи. Тогда код N 1 11111111"; код N 2 — "ХОХХХ1ХХ"; где

Х вЂ” безразлично 1 или О. Задаем код М 2—

"10111111". В шестом разряде сначала должна быть записана "1", а затем "О". Те же условия,10 — по три числа информационных бит в слове, равном 5, — будут выполняться при записи следующих кодов: код У 1 — 11110011 и код

N 2 — 10110111. Таким образом, программирование приемопередатчиков 1 сводится к записи в каких — либо разрядах сначала "1", а затем "О" или наоборот. !

Рассмотрим процесс программирования первой группы приемопередатчиков 1 для работы с 8 — битовыми словами. Выход первого разряда счетчика 3 соединен с входом формирователя 5, имитирующего сигнал разрешения на прием (РП). Выход второго разряда счетчика

3 соединен с входом формирователя 5, обеспечивающим запись в шестой разряд приемонередатчиков 1 сигнала "0" или "1". В качестве формирователей 5, 10 и 11 используются микросхемы К 564ЛН1, имеющие три состояния на выходе, По сигналу "11одготовка™, который выдается, например, центральным процессором или другим внешним устройством управления, 40 срабатывает одновибратор 7, вырабатывается короткий импульс, длительность которого меньwe длительности импульса, снимаемого с выхода второго разряда счетчика 3. Импульсом одновибратора 7 опрокидывается триггер 8, открывая делитель 2 частоты и счетчик 3 для прохождения импульсов от генератора 4 и подключая входы формирователя 5 к.своим выходам. Одновременно по сигналу "Подготовка" подключаются входы, формирователей 10 и 11 к своим выходам, подавая сигналы выдачи данных (Вд) и управление/данныв (УД) иа соответствующие входы приемопередатчиков 1.

После отсчета трех импульсов срабатывает дешифратор б, возвращая триггер 8 первого узла управления в исходное состояние. При этом срабатывает триггер 8 второго узла управления и режим записи повторяется для приемопередатчиков второй группы. В зависимости от коммутации входов формирователей 5 обеспечивается нужный режим работы .приемопередатчиков 1. После программирования последней группы приемопередатчиков. сигнал "Подготовка" снимается и формирователи 5 и 10 приводятся в третье состояние. Формирователь 11 обеспечивает на выходах состояние логического нуля, что нужно для последующей работы приемопередатчиков

1 в режиме приема информации из каналов связи.

Коммутация входов формирователей 5, выполненных на интегральных микросхемах серии

К564, к тому или иному потенциалу источника питания и выходам счетчика 3 производится с помощью распаиваемых перемычек в эксплуатирующей организации, что значительно упрощает перепрограммирование устройства при изменении режима работы приемопередатчиков

1. Применение отдельного устройства для программирования синхронно —, асинхронных приемопередатчиков 1 освобождает центральный процессор от выполнения этой функции, повышая эффективность его работы и следовательно быстродействие преобразователей последовательного кода в параллельной и параллельного в последовательной.

1043649

1043649

-0dn

° Ф ° у ц уидруобпиВОф utp

g элизик g

Составитель М. Никуленков

Редактор Г, Ьезвеошенко Техпел С. Мигунова

Корректор Л. Бокшан

Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Заказ 7339/52 Тираж 706

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035 Москва Ж-35 Рачшская наб. д. 4 / 5 .3. J... .3