Цифровой фазовращатель

 

ЦИФРОВОЙ ФАЗОВРАЩАТЕЛЬ, ; содержащий задающий генератор, элемент задержки, элемент И, коммутатор и счетчик опорной фазы, вход .: которого подключен к входу элемента задержки, выходы которого соединены с входами коммутатора, отличающийся тем, что, с , целью повышения быстродействия и расширения функциональных возможностей, в него введены дополнительный комму татор, временной дискриминатор, элемент равнозначности и элемент ИЛИ, первый вход которого соединен с выходом задающего генератора, второй вход элемента ИЛИ соединен с выходом дополнительного коммутатора и первым входом временного дискриминатора, выход элемента. ИЛИ подключен к входу счетчика опорной фазы, выход старшего разряда которого соединен с шиной опорных импульсов фазовргицателя , выходы разрядов счетчика опорной фазы подключены к первым входам элемента равнозначности, вторые входы которого соединены с входными шинами старших разрядов управляющего кода фазовргоцателя, а выход элемента равнозначности подключен к первому входу элемента И, дополнительный, выход элемента задержки соединен ,с вторым в.ходом временного дискриминатора , выход которого подключен к управляющему входу дополнительного коммутатора , допрлнительные входы коммутатора соединены с входными шинами младших разрядов управляющего кода фазовращателя, выход коммутатора под-о ключей к второму входу элемента И, выход которого соединен с выходной шиной фазовращателя.

„„SU„„1041957 A

СОЮЗ COBEl НИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

8(5Л G 01 R 25/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ.:,: ..., ""

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТ ВУ

Е (21) 3408548/18-21 (22) 17.03.82 (46) 15.09.83. Вюл. Р 34 (72) A.0.Курганов, А.К.Луцак и А.Б.Кац (53) 621.317.7(088.8) (56). 1. Авторское свидетельство СССР

М 564607, кл. G 1 R 25/04, 1977.:

2. Авторское свидетельство СССР

9 439917, кл. H 03 К 13/258, 1974 (прототип). (54)(57) ЦИФРОВОИ ЭАЗОВРЩАТЕЛЬ, содержащий задающий генератор, элемент задержки, элемент. И, коммутатор и счетчик опорной фазы, вход которого подключен к входу элемента задержки, выходы которого соединены с входами коммутатора, о тл и ч а ю шийся тем, что, с целью повышения быстродействия и расширения функциональных возможностей, в него введены дополнительный комму« татор, временной дискриминатор, элемент равнозначности и элемент ИЛИ, первый вход которого соединен с выходом задающего генератора, второй вход элемента ИЛИ соединен с выходом дополнительного коммутатора .и первым входом временного дискриминатора, выход элемента. ИЛИ подключен к входу счетчика опорной фазы, выход старшего разряда которого соединен с шиной опорных импульсов фаэовращателя, выходы разрядов счетчика опор-. ной фазы подключены к первым входам элемента равнозначности, вторые входы.которого соединены с входными шинами старших разрядов управляющего кода фазовращателя, а выход элемента равнозначности подключен к первому входу элемента И, дополнительный. выход элемента задержки соединен .с вторым входом временного дискриминатоO ра, выход которого подключен к управляющему входу дополнительного коммутатора,допрлнительные входы коммутатора соединены с входными шинами младших разрядов управляющего кода фазовращателя, выход коммутатора под-Я ключен к второму входу элемента И, выход которого соединен с выходной шиной фазовращателя. пи

1041957

35 бО

Изобретение относится к радиотехнике и может быть использовано в радиолокации, радионавигации, а так» же в устройствах измерительной техники.

Известно устройство цифрового регулирования фаз в широком диапазоне частот, содержащее регистр, расще» питель фазы, коммутатор, коммутирующие входы которого подключены к вы ходам расщепителей фазы, à управляющий вход подключен к одному из выхо" дов регистра, суммирующий каскад, два преобразователя код-напряжение, входы эталонных напряжений которых подключены к выходам коммутатора, а 15 выход каждого из преобразователей подключен к соответствующему входу суммирующего каскада, выход которого является выходом устройства 1) 20

Недостатками данного фазовращателя являются наличие большого числа настраиваемых элементов, усилительных схем, реэисторных делителей, необходимых для построе-, 25 ния преобразователей код-напряжение и, следовательно, недостаточ- . ная надежность работы схемы.

Наиболее близким к предложенному по технической. сущности является преобразователь код-сдвиг фазы, содержащий задающий генератор импульсов, соединенный со счетчиком опорной фазы,:выход которого является выходом опорной последовательности, и управляемой линией задержки, выполненной в виде линии задержки с отводами, соединенной с младшими разрядами преобразуемого кода шиной и подключенной к входам двухкомандного коммутатора, 40 выходы которого соединены с входом счетчика переменной фазы, соединенного шиной поразрядно с группой вентилей старших разрядов преобразуемого кода, а выход счетчика 45 является выходом устройства, управляющие входы коммутатора подключены к выходам схемы И, .выходы которой соединены с выходами счгтчика опорной фазы (2) . 5p

Недостатками известного устройства является низкое быстродействие, связанное с тем, что изменение величины задержки в устройстве возможно только один раз за период счета счетчика опорной фазы, а также отсутствие воэможности формирования пакетов задержанных импульсов.

Цель изобретения - повышение быстродействия устройства и расширение функциональных возможностей путем формирования пакета задержанных импульсов.

Поставленная цель достигается тем, что в цифровой фазовращатель, со- 65 держащий, задающий генератор, эле-. мент задержки, элемент И, коммутатор и счетчик опорной фазы, вход которого подключен к входу элемента задержки, выходы которого соединены с входами коммутатора,введе- ны дополнительный коммутатор, временной дискриминатор, элемент равнозначности и элемент ИЛИ, первый вход которого соединен с выходом задающего генератора, второй вход элемента ИЛИ .соединен с выходом дополнительного коммутатора и первым входом временного дискриминатора, выход элемента ИЛИ подключен к входу счетчика опорной фазы, выход старшего разряда которого соединен с шиной опорных импульсов Фазовращателя, выходы разрядов счетчика опорной фазы подключены к первым входам элемента равнозначности, вторые входы которого соединены с входными шинами старших разрядов управляющего кода фазовращателя, а выход.элемен-. та равнозначности йодключен к первому входу элемента И, дополнительный выход элемента задержки соединен с вторым входом временного дискриминатора, выход которого подключен куцравляющему входу дополнительного коммутатора, дополнительные входы коммутатора соединены с входными шинами младших разрядов управляющего кода фазовращателя, выход коммутатора подключен к второму входу элемента И, выход которого соединен с выходной шиной фазовращателя.

На фиг.l приведена блок-схема фазовращателя; на- фиг.2 — временные диаграммы формирования выходных.импульсов коммутатора.

Фазовращатель содержит задающий генератор 1, элемент 2 ИЛИ, дополнительный коммутатор 3, элемент 4 задержки, счетчик 5 опорной фазы, элемент 6 равнозначности, шины 7 и 8 старших и младших разрядов управляющего кода устройства, коммутатор 9, временной дискриминатор 10, элемент

ll И, выходную шину 12, шину 13 опорных импульсов.

Задающий генератор 1 соединен с первым входом элемента 2 ИЛИ, второй вход которого соединен с выходом дополнительного коммутатора 3, а выход соединен с элементом 4 задержки и счетчиком 5 опорной фазы, выходы разрядов которого соединены с первыми входами элемента 6 равнозначности, другие входы которого соединены поразрядно шиной 7 со старшими разрядами преобразуемого кода, младшие разряды которого соединены с шиной 8 с входами коммутатора 9, Цругие входы коммутатора 9 соединены с выходами элемента 4 задержки, которые соединены также через дополнительный коммутатор 3 с вр

1041957 менным дискриминатором 10. Выход временного дискриминатора 10 соединен с входом управления дополнительного коммутатора 3.

Выходы коммутатора 9 и элемента. 6 равнозначности соединены с входами элемента 11 И, выход которого является выходом фазовращателя 12.

Опорная последовательность импульсов снимается с выхода счетчика 5 опорной фазы на шину 13. 10

Фазовращатель работает следующим образом.

Импульсы задающего генератора 1с периодом Т поступают через элемент

2 ИЛИ. на элемент 4 задержки, в ко-, 15 тором они образуют серию нониусных импульсов. Элемент 4 задержки должен обеспечивать задержку входных импульсов на Т/2 плюс один дискрет .;задержки (дискрет задержки - разик- . р0 ца в величине задержки двух соседних выходов элемента 2 задержки). Импульсы с выходов элемента 4 задерж- ки поступают на дополнительный комму(гатор 3, который выделяет из набора задержанных импульсов и вы- дает на элемент 2 ИЛИ импульс,.отстоящий от опережающего его импульса с дополнительного (нулевого) выхода элемента 4 задержки на Т/2. 30

Следовательно, на элемент 4 задерж- ки поступают импульс от задающего. генератора 1 и сдвинутый на Т/2 импульс с выхода дополнительного коммутатора 3. 3а время Т с каждого выхода элемента 4 задержки

-снимаются два импульса с задержкой между ними Т/2.

Работу. дополнительного коммутатора 3 определяет временной дискрими- 40 натор 10, на один из входов которого поступает импульс с того выхода элемента 4 задержки, который выбран дополнительным коммутатором 3. Причем из двух импульсов этого отво-, 45 да используется импульс, имеющий большую задержку. На второй вход временного дискриминатора 10 поступает незадержанный импульс с дополнительного выхода элемента 4 задержки. Если величина задержки между импульсами, поступающими на входы. временного дискриминатора 10, превышает один дискрет задержки, то на его выходе вырабатывается сигнал ошибки. Сигнал ошибки поступает на управляющий вход дополнительно- . го коммутатора 3, который выбирает для подачи на временной дискримииа« тор 10 импульс с соседнего выхода:, элемента 4 задержки. Если после это- 60

rn на выходе временного дискриминатора 10 сигнал ошибки не исчезнет, то дополнительным коммутатором

3 будет выбран очередной выход элемента 4 задержки и т.д. 65

Импульсы с вЫходов элемента 4 держки поступают также на комму.— татор 9, управляемый младшими разрядами управляющего кода с шины 8. Выходные импульсы коммутатора 9 имеют удвоенную частоту относительно импульсов задающего генератора 1 и сдвиг, определяемый младшими разрядами управляющего кода. С выхода элемента 2 ИЛИ импульс задающего генератора 1 и задержанный на Т/2 импульс с дополнительного коммутатора 3 поступают. на счетчик 5 опорной фазы, с выхода которого снимается опорная последовательность на шину 13. !

Выходы разрядов счетчика 5 опорной фазы подаются на первые входы элемента 6 равнозначности. На вторые входы этого элемента подаются старшие разряды управляющего кода по шинам 7. При.равенстве кодов на входах элемента 6 равнозначности на

em выходе появляется импульс длительностью Т/2, задержанный относительно ближайшего выходного импульса опорной последовательности на величи. ну, определяемую значением опорной старших разрядов управляющего кода.

Этот импульс поступает на первый вход элемента 11 И. Иа второй, вход элемента ll И поступают выходные импульсы коммутатора 9. На выходной шине 12 формируется импульс. задер-, жанный относительно опорного импульса на величину, определяемую младшими и старшими разрядами управляющего кода.

Изменение величины задержки вымодного импульса может происходить сразу после появления задержанного импульса на выходной шине 12 и не зависит от состояния -счетчика 5 опорной фазы.

Дополнительный коммутатор 3 щаполнен на типовых схемах мультиплексора, счетчика, триггера и вентилей. При этом выходы мультиплексора соединены с выходами элемента 4 задержки, а на его адресные входы заведены старшие разряды счетчика, причем изменение выходного, кода счетчика происходит при наличии ошибки временного дискриминатора 10 с учетом ее знака. На выходе мультиплексора.выделяются импульсы того выхода элемента 4 задержки, который определяется выходным кодом счетчика.

С каждого выхода элемента 4 задержки снимаются два задержанных импульса эа время равное периоду импульсов задающего генератора 1. Первый из задержанных импульсов подается на элемент 2 ИЛИ, а второй - на вход временного дискриминатора 10. Коммутацию этих импульсов обеспечивает схе. ма, состоящая из триггера и венти.лей, причем установка триггера s од1041957

П2 - импульс выхода дополнительного коммутатоРа Э, подаваемый на вход элемента 2 ИЛИ;

ПЗ - выходные импульсы дополнительного выхода элемента 4 задержки;

П4 выходные импульсы и-го выхода элемента 4 задержки: на вход временного дискриминатора 10 подаются импульсы A (см.П1) и импульс Б;

П5 сдвиг выходного импульса дополнительного коммутатора

3 на один дискрет после выработки ошибки на выходе временного дискриминатора 10;

Пб выходные импульс с вновь выбранного выхода элемента 4 задержки: на вход временного дискриминатора 10 Зу подаются импульсы A (.см.П1} и импульс Б1;

П7 выходной импульс дополнительного коммутатора 3 после отработки ошибки времен- 40 ного дискриминатора 10; но состояние происходит импульсом задающего генератора, а его переброс в другое состояние - импульсом с того выхода элемента 4 задержки, который выбирается с учетом необходи5 мой длительности выходного импульса, дополнительного коммутатора.

Формирование входных импульсов временного дискриминатора 10 поясняется диаграммами на фиг.2, где приняты следующие обозначения:

П1 - импульсы с периодом T задающего генератора 1;

ПЗ вЂ” выходные импульсы с выхода элемента 4 задержки, выбранного дополнительным коммутатором 3 после отработки ошибки временного дискриминатора 10: на вход временного дискриминатора 10 по, даются импульсы A (cM, П1) и импульс Б2 .

Коммутатор 9 может быть выполнен в виде мультиплексора, на вход которого заводятся импульсы с выходов элемента 4 задержки,а на адресные входы подаются младшие разряды преобразуемого кода с шины 8.

Все узлы устройства могут быть выполнены на интегральных микросхемах. цифровой фазовращатель позволяет увеличить быстродействие - повысить оперативность изменения задержки выходного импульса устройства по сравнению с известным устройством, в котором смена преобразуемого кода .может происходить только один раз за период счета счетчика опорной фа-, зы и,следовательно, зависит от величины коэффициента счета этого. счетчика, Так как в цифровом фазовращателе возможно изменение управляющего кода за период счета счетчика опорной фазы, то это позволит формировать данным устройством, меняя необходимое число раз управляющий код, не один, а пакет задержанных им.пульсов относительно импульса опорной последовательности, Предлагаемое устройство позволяет выполнить элемент 4 задержки с величиной .задержки Т/2 и не требует его настройки,(в известном . устройстве величина задержки должна равняться Т, что усложняет элемент задержки, уменьшает его надежность}.

1041957

Составитель И, Каплин

Редактор Л.Веселовская Техред К.Мыцьо

Корректор Ю.Макаренко

Подписное

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4

Заказ 7121/46 Тираж 710

ВНИИПИ ГосударственноГо комитета СССР

O по делам изобретений и открытий

113035, Москва, Ж-35, Раушдкая наб., д. 4/5