Логический анализатор

 

СОК)3 СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„, SU„„1032457

3(50 06 F 11/30

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H АВТОРСКОМУ СВИДЕТЕЛЬСТВУГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3274134/18-24 .(22) 09. 04, 81 (46) 30.07.83 ° Бюл. V 28 (72) Е.Д.Баран (71) Новосибирский, электротехнический ° институт (53) 681.3(088.8) (56) 1. Патент США У 3829841, .кл. G 06 F 11/00, опублик. 1974.

2. Патент США N 4040025,,кл. Г 06 F 3/14, опублик, 1977 (прототип . (54) (57) 1. ЛОГИЧЕСКИЙ АНАЛИЗАТОР, содержащий блок регулируемой задержки, блок синхронизации, блок управления, блок индикации, блок переключателей, причем группа синхровходов устройства соединена соответственно с группой синхровходов .блока синхронизации, выход которого соединен с синхровоходом блока индикации, с синхровходом блока регулируемой задержки, с синхровходом блока управления, первый вход которого соединен с входом ввода устройства, вход пуска которого соединен с вторым входом блока управления, третий вход которого соединен с входом сброса устройства, четвертый вход блока управления соединен с выходом блока индикации, управляющий вход которого соединен с первым выходом блока управления, второй выход которого соединен с первым управляющим входом блока регулируемой задержки, выход которого соединен с пятым входом блока управления, о тл и ч а ю шийся тем, что, с целью повышения достоверности контроля, в него введены два счетчика, два мультиплексора, два регистра, блок памяти, блок анализа, причем первая и вторая группы информационных входов анализатора соединены с первой группой информационных входов соответственно первого и второго мультиплексоров, выходы которых являются соответственно первой и второй группой информационных входов блока памяти, третья группа информационных входов которого соединена с группой выходов первого регистра, управляющий вход которого соединен с третьим выходом ,блока управления, первая группа вы" ходов которого соединена с первой группой управляющих входов блока па- Я мяти, первая группа выходов которого соединена с группой информационных входов первого счетчика, с первой группой информационных входов блока индикации, вторая группа информаци- д онных входов которого соединена с второй группой выходов блока памяти, третья группа выходов которого соеди- (.,, ) нена с группо" информационных входов @ф второго регистра, с группой инфпрма.- Я цианных входов блока анализа, вход „@ сброса которого соединен с входом сброса анализатора,, первый и второй выходы бло:<а нализа соединены соответственна шестым и седьмым входами .блока управления, восьмой вход которого соединен с выходом ятарого регистра группа выходов которого соединена с второй группой управляющих входов блока памяти, вторая группа выходов блока управления соединена соответственно с группой управляющих входов второго регистра третья группа выходов блока управления соединена

1032457 с группой управляющих входов первого счетчика, выход переполнения которого соединен с девятым входом блока управления, четвертая группа выходов которого соединена с группой управляющих входов второго счетчика, выход которого соединен с десятым входом блока

1 управления, выход блока синхронизации соединен с сшнхровходом второго счетчика, первая группа вь>ходов блока переключателей соединена с второй группой информационных входов первого и второго мультиплексоров, с группой информационных входов первого регистра, с группой информационных. входов второго счетчика, с группой информационных входов блока регулируемой за держки, второй управляющий вход которого соединен с третьим выходом блока анализа, группа выходов разрядов первого счетчика соединена с третьей группой информационных входов первого мультиплексора, группа управляющих входов которого соединена с группой управляющих входов второго мультиплек" сора, с второй группой выходов блока переключателей, 2. Анализатор по и,1, о т л и ч аю шийся ем, что блок анализа

1 содержит регистр, группу элементов И, .два элемента ИЛИ, переключатель,, при чем группа информационных входов блока соединена соответственно с группой единичных входов регистра, соответственно с группой входов первого элемента ИЛИ, соответственно с группой информационных входов переключателя, соответственно с первыми входами элементов И группы, вторые входы которых соединены соответственно с выходами регистра, нулевой вход которого соединен с входом сброса блока первый вы" ход которого соединен с выходом второго элемента ИЛИ, входы которого соединены соответственно с выходами элементов И группы, выход первого элемента ИЛИ соединен с управляющим входом переключателя и является вторым выходом блока, третий выход которого соединен с выходом переключателя, 3 Анализатор по и. l, о т л и ч а.ю шийся тем, что блок управления содержит девять переключателей, три элемента ИЛИ, элемент И, триггер

3 причем первый вход блока соединен с входом первого переключателя, первый выход которого является трет ьим вы ходом блока, второй выход которого соединен с вторым выходом первого переключателя, третий выход которого является первым выходом четвертой группы выходов блока, второй выход четвертой группы выходов которого соединен с прямым выходом первого триг" гера, с первым входом первого элемента И,второй вход которого соединен с первым входом второго элемента И, с выходом второго переключателя, первый вход которого является синхровходом блока, второй вход которого соединен с первым входом третьего элемента И, второй вход которого соединен с вы ходом третьего переключателя, вход которого является шестым входом"блока, седьмой вход которого соединен с вторым входом второго переключателя, пять>й вход блока соединен с единичным входом первого триггера, с первым вхо" дом четвертого переключателя, второй вход которого соединен с выходом второго триггера, единичный вход которого является восьмым входом блока, третий вход которого соединен с нулевым входом первого триггера, с нулевым входом второго триггера, с нулевым входом третьего триггера, выход которого, соединен с третьим входом третьего элемента И и является первым вы4 ходом блока, четвертый вход третьего элемента И соединен с выходом первого элемента ИЛИ, первый вход которого соединен с четвертым выходом первого переключателя, второй вход первого элемента ИЛИ соединен с выходом пятого переключателя, с входом шестого переключателя и является первым выходом третьей группы выходов блока, второй и третий выходы третьей группы выходов которого соединены соответственно -с первым и вторым выходами шестого переключателя выходы первого и второго элементов И соединены соответственно с первым и вторым входами пятого переключателя, инверсный выход первого триггера соединен с вторым входом второго элемента И, выход третьего элемента И соединен с первым

1 входом второго элемента ИЛИ, с входом седьмого переключателя и является первым выходом первой группы выходов блока, второй выход второй группы выходов которого соединен с выходом седьмого переключателя, первый и второй выходы второй группы выходов блока соединены coOTBBTcTBekHQ с вы ходами восьмого и девятого перекпюча1032 телей, входы которых соединены с выходом второго элемента ИЛИ, второй вход которого является четвертым входом блока, девятый вход которого соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом десятого переключателя, первый вход которого является десятым входом блока, второй вход десятого переключателя соединен с выходом четвертого переключателя выход третьего: элемента ИЛИ соединен с единичным входом третьего триггера.

4, Анализатор по и.1, о т л и ч а-, ю шийся тем, что блок регулируе457 мой задержки содержит триггер, элемент И, счетчик, причем первый управляющий вход блока соединен с нулевым входом триггера, синхровход которого соединен с вторым управляющим входом блока, выход триггера соединен с первым входом элемента И, второй вход которого соединен с синхровходом блока, выход которого соединен с выходом переноса счетчика, счетный вход которого соединен с выходом элемента И, группа информационных входов счетчика является группой информационных вхо дов блока, 1

Изобретение относится к контролю средств цифровой техники .и может быть использовано для контроля и диагностики больших интегральных схем (БИС)и микропроцессорных систем.

Известна система визуального контроля за работой вычислительной машины по гистограмме цифровых данных, содержащая буферный регистр, блок памяти, блок вычисления адресов памяти,, блок вычисления компонентов гистограммы, счетчик номера выборки, устройство управления индикацией и блок индикации. Входы регистра являются входами системы, выходы регистра соединены с входами блока вычисления адресов блока памяти, выходы которого подключены к адресным входам блока памяти выходы которого соединены с

) входами блока вычисления компонентов гистограммы, а также с первыми входами устройства управления индикацией, вторые входы которого подключены к выходам счетчика номера выборки, а выход к входам блока индикации 1, Недостаток данной системы - низкая достоверность контроля сложных цифровых автоматов с большим числом внутренних состояний или/и большим числом выходов.. При построении гистограммы состояний подобных автоматов каждой ячейке блока памяти известной системы (каждому компоненту гистограммы) соот. ветствует не одно состояние, а группа состояний, Поэтому не обнаруживаются

25

ЗО держащий блоки аналоговых входных

5

2 такие неисправности проверяемого автомата, которые приводят к замене некоторых или всех состояний, принадлежа щих одной группе, на одно состояние этой .группы.

Для испытаний с максимальной разрешающей способностью (один бит) необходимо уменьшить диапазон анализи- . руемых состояний. Длинные последовательности приходится просматривать йо частям, при этом время испытаний увеличивается. При небольшом числе состояний, закодированных многоразрядными числами, отличающимися в про" извольном количестве разрядов различного веса, гистограмма всегда получается с малой разрешающей способностью, что снижает достоверность контроля ° Кроме того, для локализа" ции неисправностей сложных автоматов гистограммы состояний обычно недостаточно. Необходима дополнительная информация, например, в виде таблиц состояний или логических временных диаграмм. Известная система не позволяет получать такую информацию.

Наиболее близким к предлагаемому по технической сущности является анализатор логического состояния, сокомпараторов, буферный регистр, цифровой компаратор, блок регулируемой цифровой задержки блок памяти, блок управления памятью, блок управления индикацией, цифроаналоговые преоб3 1032 разователи (ЦАП) и устройство отображения. Входы первого блока аналоговых компараторов являются информационными входами устройства, выходы этого блока соединены с входами буферного регистра, выходы которого подключены к информационным входам блока памяти.

Входы второго блока аналоговых ком" параторов являются входами условий анализа (признаков), выходы второго 10 блока компараторов соединены с входами цифрового компаратора, выход которого соединен с входом управления блока синхронизации. Входы третьего блока аналоговых компараторов являются вхо- 5 дами синхронизации выходы этого бло/ ка подключены к входам блока синхронизации, выходы котор ого соединены с синхровходами буферного регистра и блока управления памятью. Выходы бло- щ ка управления памятью соединены с адресными входами блока памяти и входами управления записью (считыванием в ЗУПВ). Выходы ЗУПВ .подключены к входам блока управления индикацией, выход синхронизации которого соединен с входом блока управления ЗУПВ„ а информационные выходы блока управления индикацией соединены с входами

ЦАП. Выход первого ЦАП подключен к ,горизонтально отклоняющим, а выход второго ЦАП вЂ” к вертикально отклоняющим пластинам устройства отображения(21

Недостатком данного устройства является низкая достоверность контроля.

Оценка поведения таких автоматов тре35 бует одновременного анализа весьма длинных последовательностей состояний.

Длина последовательности, записываемой в память известного устройства, равна

Ä 40 количеству ячеек блока памяти, Поэтому испытания сложных автоматов с помощью такого устройства проводят путем поочередной записи и айализа различных небольших участков общей последовательности, многократного изменения

45 режимов записи и восстановления исходного состояния испытуемого объекта, регистрации промежуточных результатов анализа и т.п., что.требует значительных затрат времени. Кроме того, or.pa ничение длины записываемой последовательности затрудняет обнаружение перемежающихся неисправностей„ что уменьшает достоверность контроля, Цель изобретения - повышение достоверности контроля, Поставленная цель достигается тем, что в логический анализатор, содержа457 щий блок регулируемой задержки, блок синхронизации, блок управления блок индикации, блок переключателей, причем группа синхровходов устройства соединена соответственно с группой синхровходов блока синхронизации, выход которого соединен с синхровходом блока индикации, с синхровходом блока регулируемой задержки, с синхровходом блока управления, первый вход которого соединен с входом авода устройства, вход пуска которого соединен с вторым входом блока управления, третий вход которого соединен с входом сброса устройства, четвертый вход блока управления соединен с выходом блока, индикации, управляющий вход которого соединен с первым выходом блока управления, второй выход которого соединен с первым управляющим входом блока регулируемой задержки, выход которого соединен с пятым входом блока управления, введены два счетчика, даа мультиплексора даа регистра, блок памяти блок анализа, причем первая и вторая группы информационных входов устройства соединены с первой группой информационных входов соответственно первого и второго мультиплексо- . ров, выходы которых являются соответственно первой и второй группой информационных входов блока, памяти, третья группа информационных входов которого соединена с группой выходов первого регистра, управляющий вход которого соединен с третьим выходом блока управления, первая груг па выходов к6торого соединена с первой группой управляющих входов блока памяти, первая.группа выходов которого соединена с группой информационных входов первого счетчика, с первой группой информационных входов блока индикации, вторая группа информационных входов которого соединена с второй группой выходов блока памяти, третья группа выходов которого соединена с группой информационных входов второго регистра, с группо" информационных входов блока анализа, вход сброса которого соединен с входом сброса устройства, первый и второй выходы блока анализа соединены соответственно с шестым и седьмым входами блока управления, восьмой вход которого со единен с выходом второго регистра, группа выходов которого соединена с второй группой управляющих входов ,блока гамяти вторая группа выходов

1032457 блека управления соединена соответственно с группой управляющих входов второго регистра, третья группа вы.ходов блока управления соединена с группой управляющих входов первого 5 счетчика, выход переполнения которого соединен с девятым входом блока управления, четвертая группа выходов которого соединена с группой уяравляющих входов второго счетчика, выход которого соединен с десятым входом блока управления, выход блока синхронизации соединен с синхровходом второго счетчика, первая группа выходов блока переключателей соединена с вто- 15 рой группой информационнных входов первого и второго мультиплексоров, с группой информационных входов первого регистра, с группой информационных входов второго счетчика, с группой 20 информационных входов блока регули»руемой задержки, второй управляющий вход которого соецинен с третьим выходом блока анализа, группа выходов разрядов первого счетчика соединена с третьей группой информационных входов первого мультиплексора, группа управляющих входов которого соединена с группой управляющих входов второго мультиплексора, с второй группой вы- З0 ходов блока переключателей.

Кроме того, блок анализа содержит регистр, группу элементов И, два элемента ИЛИ переключатель, причем группа информационных входов блока соеди-З5 нена соответственно с группой единичных входов регистра, соответственно с группой входов первого элемента ИЛИ, соответственно с группой информационных входов переключателей соответст-40

t венно с первыми входами элементов И группы, вторые входы которых соединены с выходами регистра, нулевой вход которого соединен с входом сброса блока первый выход которого соединен45 с выходом второго элемента ИЛИ, входы которого соединены соответственно с выходами элементов И группы, выход первого элемента ИЛИ соединен с управляющим входом переключателя и являет50 ся вторым выходом блока третий выход ! которого соединен с выходом переключателя.

Блок управления содержит девять переключателей три элемента ИЛИ, эле-55 мент И, триггер, причем первый вход блока соединен с входом первого пере.ключателя, первый выход которого является третьим выходом блока, второй выход которого соединен с вторым выходом первого переключателя, третий выход которого является первым выходом четвертой группы выходов блока, второй выход четвертой группы выходов которого соединен с прямым выходом первого триггера, с первым входом первого элемента И второй вход которого соединен с первым входом второго элемента И, с выходом второго переключателя, первый вход которого является синхровходом блока второй вход которого соединен с первым входом третьего элемента И, второй вход которого соединен с выходом третьего переключателя, вход которого является шестым входом блока, седьмой вход которого соединен с втбрым входом второго переключателя, пятый вход блока соединен с еди". ничным входом первого триггера, с первым входом четвертого переключателя второй вход которого соединен с

1 выходом второго триггера, единичный вход которого является восьмым входом блока, третий вход которого соединен с нулевым входом первого триггера, с нулевым входом второго триггера, с нулевым входом третьего триггера, выход которого соединен с третьим входом третьего элемента И и является первым выходом блока, четвертый вход третьего элемента И соединен с выходом первого элемента ИЛИ, первый вход которого соединен с четвертым выходом первого переключателя, второй вход первого элемента ИЛИ соединен с выходом пятого переключателя „ с входом шестого переключателя и является первым выходом третьей группы выходов блока, второй и третий выходы третьей группы выходов которого соеди нены соответственно с первым и вторым выходами шестого переключателя, выходы первого и второго элементов И соединены соответственно с первым и вторым входами пятого переключателя, инверсный выход первого триггера соединен с вторым входом второго элемента

И выход третьего элемента И соединен с первым входом второго элемента ИЛИ, с входом седьмого переключателя и является первым выходом первой группы выходов блока, второй выход второй группы выходов которого соединен с выходом седьмого переключателя, первый и второй выходы второй группы выходов блока соединены соответственно с выходами восьмого и девятого переключа7 10324 телей входы которых соединены с выходом второго элемента ИЛИ, второй вход которого является четвертым входом блока, девятый вход которого соединен с первым входом третьего элемента ИЛИ, второй вход которого со"

4динен с выходом десятого переключа(теля, первый вход которого является ( десятым входом блока второй вход десятого переключателя соединен с вы- 10 ходом четвертого переключателя, выход третьего элемента ИЛИ соединен с еди" ничным входом третьего триггера, Блок регулируемой задержки содер>кит триггер, элемент И, счетчик, при- 15 чем первый управляющий вход блока соединен с нулевым входом триггера, син» хровход которого соединен с вторым управляющим входом блока, выхоц триггера соединен с первым входом эле- 20 мента И, второй вход которого соединен с синхровходом блока, выход которого соединен с выходом переноса счет чика, счетный вход .которого соединен с выходом элемента И, группа информа- 25 ционных входов счетчика является группой информационных входов блока.

На фиг,1 показана структурная схе" ма устройства: на фиг.2 - схема блока анализа; на фиг.3 - блок синхронизации; на фиг.4 - блок управления; на фиг ° 5 - блок регулируемой задержки.

Устройство содержит первую 1, вто. рую 2 группы информационных входов устройства, группу 3 синхровходов устройства мультиплексоры 4 и 5, блок 6 памяти регистр 7, счетчик 8, регистр 9, блок 10 анализа, блок 11 регулируемой задержки, блок 12 синхронизации, счетчик 13 блок 14 инди- 4О кации, блок 15 управления, блок l6 переключателей, группа выходов 17 блока управления и входы устройства: вход l8 сброса, вход 19 ввода, вход

20 пуска.

Блок анализа содержит регистр 21

9 группу 22 элементов И, элементы 23 и 24 ИЛИ и переключатель 25, Блок синхронизации содержит группу 26 элементов НЕ, группу 27 пере ключателей и элемент И 28.

Блок управления содержит переключатели 29-31, элемент ИЛИ 32, элемент И 33, переключатель 34, триггер

35, элементы И 36 и 37, переключатель 55

38, элемент ИЛИ 39, переключатели 4042 триггер 43, переключатель 44, элеУ мент ИЛИ 45 триггер 46.

Блок регулируемой задержки содержит триггер 47, элемент И 48, счетчик 49.

Устройство позволяет осуществлять сбор данных о поведении контролируемого объекта в следующих режимах:

1. Запись последовательности состояний (выходных сигналов) контролируемого объекта после появления определенного, заданного оператором события с задержкой начала записи на заданное число тактов.

2, Запись последовательности состояний контролируемого объекта, предществующих появлению определенного события, с задержкой окончания записи на заданное число тактов.

3. Запись состояний только в такте выполнения условия записи (появления определенного события). (Режим селек" тивной записи).

4, Определение частоты появлению предварительно заданных событий на фиксированном временном интервале (построение гистогра мм.; состояний), 5. Автоматический контроль работоспособности проверяемого объекта по гистограмме состояний.

Рассмотрим процесс подготовки устройства к работе.

Предварительно подается сигнал

"заброс", с помощью которого приводятся в исходное состояние элементы памяти блока 15 управления, счетчика 8, регистра 9, блока 10, блока 11, счетчика 13 и блока 14.

Затем по сигналам "Ввод блок 15 управления осуществляет запись исходных данных в блоки устройства, При этом перед каждым сигналом "Ввод" в блоке управления на выходах 17 устанавливается код, по сигналу "Ввод" формулируется импульс записи этого кода в соответствующий блок.

Таким образом последовательно за9 писываются: код маски в регистр 7, код задержки. запуска (останова) в блок 11, код длительности выборки в счетчик 13. Затем блок управления записывает в регистр 9 код 0001 адреса первой ячейки блока памяти и через включенные входы мультиплексоров 4 и

5 записывает установленные предварительно на внутренней информационной шине-выходе 17 соответственно код первого признака и нули при подготовке режимов записи состояний и режима построения гистограмм или код первого

1032457 10 явления кода запуска) импульсом a pe" гистр -9 записывается код 0001 адреса первой ячейки блока памяти, следующим тактовым импульсом записывается код, поступающий с выходов контролируемого я блока через группу 1 входов и открыи тую первую группу входов мультиплекс- соров 4 на входы блока 6 Затем блок

16 устанавливает код 0010 адреса вто10 рой ячейки блока памяти в зону данных, в которой записывается код следующего состояния контролируемого блока и т.д.

По окончании записи в последнюю ячей ку блока памяти сигнал, переполнения

15 регистра 9 через блок 15 управления ю включает блок 14 индикации.

2. При работе в режиме 2 (задержки останова по условию) запись в блок 6 т начинается сразу после сигнала "Пуск", признака и число, равное частоте. повторения этого признака, - при подготовке режима контроля гистограмм. Затем вновь формируется импульс "Ввод", код в регистре 9 сдви гается и по адресу 0010 производитс запись во вторую ячейку блока памят и т,д, По заполнении блока памяти у танавливается в "1" триггер 43,.еди ничный сигнал с выхода которого через переключатели 42, 44 и элемент

ИЛИ 45 поступает в блок индикации.

Этот сигнал является сигналом окончания подготовки.

1. Работа устройства в режиме за писи состояний с запуском по услови и цифровой задержкой заключается в следующем, Блок переключателей устанавливае на шине управления сигналы, по кото- 20 рым открывается первая группа входов мультиплексоров 4 и 5. С помощью переключателей выбирается признак, по которому необходимо осуществить запуск. 25

Устройство подключают к контролируемому блоку следующим образом. Выходы блока, на которых появляются сигналы, характеризующие состояние системы, соединяют с группой 1 входов щ

Выходы блока, на которых появляются сигналы, определяющие условия изменения состояний системы (например, команды или адреса блока памяти), соеди" няются с группой 2 входов устройства, Вход 3 синхронизации подключается к шине тактирующих сигналов. Затем подается сигнал "Сброс", с помощью которого устанавливаются в "0" триггеры блока lO анализа триггеры блока 11 регулируемой задержки и счетчика 13, а также триггеры блока. 15 управления, Работа начинается по сигналу "Пуск" которым включается блок 12 синхронизаций, Тактовые импульсы, формируемые45 блоком синхронизации, поступают на соответствуюие. входы блоков 11, 13, 15 однако не вызывают изменения со-! стояний элементов этих блоков до тех пор, пока на группе входов 2 устройства не появится код запуска - код инS0 тересующего оператора признака

Коды группы 2 входов поступают на входы блока б, причем при появлении кода запуска на выходе блока б появляется сигнал "1", который через открытую первую группу входов мультиплексора включает блок 11. Поэтому ,первым после запуска (т.е. после поа заканчивается при появлении на группе 2 входов устройства кода останова и отсчета заданной задержки. Для этого в блоке управления формируются сигналы многократной периодической записи сигналов поступающих от контролируемого блока по входам l через мультиплексоры 4 в блок 6. После подачи сигналов "Сброс" и "Пуск" тактовые импульсы с выхода блока 12 синхронизации поступают на вход синхронизации регистра 9. По заполнений всех ячеек блока б сигнал "1" с выхода старшего разряда регистра 9 поступает на управляющий вход регистра 9. Поэтому последующими тактовыми импульсами запись состояний с входов в блок 6 продолжается и ранее записанные данные заменяются вновь поступившими, При noReлении на входах 2 кода совпадающего с кодом, записанным в блоке б, на вы . ходе последнего появляется "1", включается блок 11, и после отсчета заданного числа тактов сигнал с выхода блока !! включает блок 14 индикации и прекращает запись в блок 6, При этом в блоке б остаются записанными те состояния контролируемого блока, которые предшествовали появлению кода останова при нулевой задержке останова. Если задержка не равна нулю, но число тактов задержки не превышает количества ячеек блока 6, то в блоке. б окажутся зарегистрированными состояния как предшествующие моменту появления кода останова, так и следующие после него, 3. Режим селективной записи состояний отличается от ранее рассмотренных

11 103245 тем, что запис ь в блок 6 осуществляется только при совпадении кода, поступающего по группе 2 входов с кодами, хранящимися в блоке 6. Последовательность выбираемых для записи ячеек мо- 5 жет определяться последовательностью кодов, постулайщих от проверяемого блока через группу 2 входов и мульти плексор 5 на входы блока 6 или может быть упорядоченной по номерам ячеек. При первом способе адресации блок 15 управления по сигналам совпадения формирует импульсы записи адреса совпадения с выходов блока 6 в регистр 9, Таким образом, в этом режиме

t5 осуществляется селективная запись состояний контролируемого блока . Если, например, группа 1 входов устройст ва подключена к входам информации проверяемого блока,а группа 2 вхо» 20 дов устройства подключена к входам адреса блока, то по окончании записи в блоке 6 остается записанным содер-, жимое ячеек проверяемого блока адреса которых заданы кодами признаков, >5

Предлагаемое устройство позволяет также проследить изменение содержимого заданно" ячейки или изменение ре зультатов выполнения определенной команды Для этого при подготовке 30 код адреса этой ячейки (или код команды) записывается в блок 6 и уста навливается. код адреса соответствующей группы входов переключателя 25

6J1OKB 10, 35

При этом разрешается последовательный режим записи в регистр 9 а импульсы записи в этот регистр и в блок 6 формируются только при совпа, 40 дении кода на группе 2 входов устрой ства. с заданным. кодом признака (кодом адреса или команды).

Режим построения гистограмм.

Блок 16 устанавливает сигналы, по которым включается вторая групПа входов мультиплексоров 4 и первая группа входов мультиплексора 5 При этом через мультиплексор 4 подключа-! ,ются в блок 6 разрядные выходы счет чика 8 и группа 2 входов устройства

Затем формируются сигналы "Сброс" и "Пуск", По сигналу "Пуск" включа ются проверяемый блок и блок 12 синхронизации устройства

5 Режим автоматическоно контроля H работоспособности по гистограмме состояний При подготовке это-о ре,жима в блок 6 записываются числа

7 12 равные частоте появления на выбранном интервале времени признаков,записанных при подготовке в блок 6, Счетчик 8 переводится в режим вы- читания Устройство работает так же, как в режиме построения гистограмм, но в процессе работы при совпадении кода на входах 2 с кодом признака одной из ячеек блока 6, записи со держимого этой ячейки в счетчик 8, . а адреса в регистр 9, из содержимого 8 вычитается единица

Если контролируемый блок работает правильно, то по окончании времени выборки содержимое всех ячеек блока

6 должно быть равно нулю, в противном случае, т. е. если система функционирует неправильно и при этом час тота повторений одного или нескольких признаков исправной и неисправной систем не совпадают (что обычно спра ведливо для широкого класса систем)

1 содержимое блока 6 отлично от нуля, Если один из признаков появляется чаще, чем это должно быть, то импульс с выхода счетчика 8 через блок 15 управления включает блок индикации до окончания времени выборки, При этом, как и в режиме подготовки, осуществляется поочередный ог.рос ячеек блока

6 и индикация их содержимого на экране блока 14.

Для проведения повторной записи состояний необходимо восстановить код задержки запуска и, код времени выборки в. блоке 11 и счетчике 13. Реализация блока управления на основе микроЗИМ упрощает подготовку к работе и эксплуатацию устройства.

Таким образом, предлагаемое устройство обеспечивает возможность записи последовательности состояний контролируемой системы в режимах с задержкой запуска (останова) относительно выбранного предаарительно условия (признака) . В отличие от устройства-прототипа, которое также может работать в этих режимах, предлагаемое устройство позволяет осуществлять запуск по одному из нескольких введенных заранее в блок памяти условий.или при реализации события, заключающегося в появлении любого из этих условий.

Кроме того, изобретение в отличие от прототипа позволяет проводить селективную запись, т.е, запись только в моменты выполнения заданных усло13 1032 вий (например, запись результатов выполнения определенной команды или запись содержимого выбранных для проверки ячеек при первом или последнем обращении к этим ячейкам, запись последовательности кодов, хранимых в опеределенной ячейке и т.д.). Контроль микропроцессорных систем с использованием перечисленных режимов позволяет уменьшить объем несущественных 10 для испытаний данных, записываемых в память контролирующего устройства, что позволяет полнее и точнее оценивать, поведение проверяемой системы на больших временных интервалах, Таким >5 образом, предлагаемое устройство позволяет существенно ускорить и упростить процедуру контроля и диагностики цифровых систем.

В значительной степени достижению 20 поставленной цели способствует реализация режимов построения и контроля гистограмм состояний.

Предлагаемое техническое решение позволяет строить гистограммы с мак- 25 симальной разрешающей способностью (1 бит) для кодов любой разрядности при небольшом количестве ячеек блока памяти. В частности, для микро-ЭВМ может быть получена гистограмма с максимальной разрешающей способностью для всех команд (микрокоманд), так как количество их обычно невелико, хотя закодированы они числами большой разрядности. Емкость блока памяти при

457

14 этом оказывается вполне приемлемой: число ячеек должно быть не меньше количества команд, а разрядность зоны привнака должна быть не меньше числа разрядов в коде команд. Дополнительные преимущества изобретения обусловлены тем, что при работе с ним не нужно проводить расчеты диапазона и разрешающей способности, а в процессе анализа не производится вычисление адреса, что упрощает подготовку испытаний и уменьшает необходимое для испытания время.

С помощью гистограммы состояний можно оценить поведение автомата на существенно более длинной последовательности, чем с помощью таблиц.

Достоверность оценки поведения автомата по гистограмме определяется выбором анализируемых состояний. Выбор дол><ен. проводиться таким образом, чтобы любая неисправность, приводящая автомат к потере работоспособности, изменяла хотя бы один компонент гистограммы.

Возможность записи последовательностей большой длины повышает вероятность обнаружения перемежающихся неисправностей °

Предлагаемое устройство может при" меняться при работе с вероятностными автоматами, а в сочетании с аналогоцифровыми преобразователями - .для исследования статистических характеФ ристик непрерывных процессов.

>032457

ХОР

1 Я ки,ра.да@

1032457

Ачдп

Составитель Н. Торопова

Техред М.Надь Корректор О.Билак

Редактор А.Ворович I

Заказ 5402/53 Тираж 70б Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r Ужгород, ул. Проектная, 4