Устройство для логарифмирования

 

УСТРОЙСТВО ДЛЯ ЛОГАРИФМИРОВАНИЯ , содержащее входной реГпстр , входы которого соединены с входами устройства, а выходы соединены с вхЬдами блока выделения старшего разряда, выходы которого через элементы-ИЛИ первой группы соединены с входами первой группы регистра результатов, дешифратор, выходы которого через элементы ИЛИ, второй, третьей, четвертой групп соединены соответственно с входами второй, третьей, четвертой групп регистра результатов, отличающееся тем, что, с целью повышения быстродействия и достижения постоянной скорости вычисления логарифма, введен блок коммутаторов, информационные входы которого соединены с выходами входного регистра, управляющие входы подключены к выходам блока выделения старшего разряда а выходы блока коммутаторов соединены с входами дешифратора.

(19) 01) СОЮЗ СОВЕТСКИХ, СОЦИАЛИСТИЧЕСНИХ

1 ЕСПУБЛИН

Е А з(51) G 06 F 7/556

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И 0THPblTHA (21) 3379802/18-24 (22) 11. 01.82 (46) 23.07.83. Бюл, H 27 (72) А.С.Ватохин, В.А.Горьков, В.А.4урбанов и А,Н.Шихалеев (53) 681.325(088.8) (56) 1. Авторское свидетельство СССР

М 603993, кл. G 06 F 7/556, 1975, 2. Авторское свидетельство СССР 708343, кл. G 06 F 5/00, 1977 (прототип). (54)(57) У тР0й тВ0 I1s aorA ewpOBAHMR содержащее входной регистр, входы которого соединены с входами устройства, а выходы соединены с входами блока выделения старшего разряда, выходы которого через элементы ИЛИ первой группы соединены с входами первой группы регистра результатов, дешифратор, выходы которого через элементы ИЛИ, второй, третьей, четвертой групп соединены соответственно с входамм второй, третьей, четвертой групп регистра результатов, о т л ич а ю щ е е с я тем, что, с целью повышения быстродействия и достижения постоянной скорости вычисления логарифма, введен блок коммутаторов, информационные входы которого соединены с выходами входного регистра, управляющие входы подключены к выходам блока выделения старшего разряда, а выходы блока коммутаторов соединены с входами дешифратора.

Изобретение относится к вычислительной технике и может быть исполь. эовано в цифровых вычислительных и измерительных устройствах, а также в устройствах электронного син resa телевизионных изображений, Известен цифровой логарифматор, содержащий запоминающий регистр, сдвигающий регистр, блок вычисления характеристики, регистры характеристики и мантиссы, дешифратор и блок априорной информации 1).

Недостатком устройства является недостаточное быстродействие, Наиболее близким к изобретению является устройство для логарифмирования, содержащее регистр результата, входной регистр, регистр сдРи"

ra, блок выделения старшего разряда, дешифратор, блок элементов ИЛИ, Время вычисления логарифма числа

Т> в этом устройстве определяется равенством

1Е=(К-и)Тт+ .ЕХ, (1) где (К-m) - количество сдвигов дво° ичных разрядов логарифмируемого числа;

К - число входов в дешифраторе;

m - характеристика логарифма;

Т " период тактовых импульТ сов; время задержки включения выходного сигнала относительно входного в регистре сдвига, дешифраторе, блоке элементов

ИЛИ, регистре результата и блоке выделения старшего разряда 1 2 .

Как видно из выражения (1) время вычисления логарифма Т> зависит от характеристики логарифма и непостоянно: для различных чисел, Данный недостаток не позволяет испольэовать устройство е различных системах моделирования, работающих в реальном масштабе времени, например при формировании сигнала телевизионного иэображения с помощью цифровых вычислительных машин, Цель изобретения - повышение быстродействия устройства и достижение постоянной скорости вычисления логарифма.

Указанная цель достигается тем, что в устройство для логарифмирова030800 3 ния, содержащее входной регистр, входы которого соединены с входами устройства, а выходы соединены с входами блока выделения старшего разряда, выходы которого через элементы ИЛИ первой группы соединены с вхо" дами первой группы регистра результатов, дешифратор, выходы которого через элементы ИЛИ второй, третьей, 10 четвертой групп соединены соответственно с входами второй, третьей, четвертой групп регистра результатов, введен блок коммутаторов, информационные входы которого соединены с выходами входного регистра, управляющие входы подключены к выходам блока выделения старшего разряда, а выходы блока коммутаторов соединены с входами дешифратора.

На фиг,1 представлена структурная схема устройства для логарифмирования; на фиг. 2 - принципиальная схема блока выделения старшего разряда.

Устройство содержит информационный вход 1 устройства, входной регястр 2, блок 3 коммутаторов, блок

4 выделения старшего разряда, дешифратор 5, блок 6 элементов ИЛИ, первая, вторая, третья и четвертая группы элементов ИЛИ 6- 1, 6-2, 6-3 и 6-4 соответственно, .регистр 7 результата, первая, вторая, третья и четвертая группы регистра результата 7-1, 7-2, 7-3 и 7- 4 соответственно, элементы И 8-10.

В основе работы устройства для логарифмирования лежит следующее свойство логарифмов °

Так как мантиссы чисел, кратных

40 друг другу по основанию логарифма, е степени и (где п1,2,3,...) одинаковы, зная мантиссы, чисел, например, от 65 до 127, можно определить мантиссы других чисел, не попавших в эту rpynny, путем деле45 ния или умножения на 2 . Такое деИ ление или умножение осуществляется простьк сдвигом двоичных раэрядое двоичного кода вправо или влево соответственно.

С учетом этого свойства входящие в устройство вычислительные блоки выполнены следующим образом.

Блок 3 коммутаторов состоит иэ шести групп элементов 2И-8 ИЛИ, Пер 5 вые входы первых элементов И всех шести групп "îåäèíåíû и образуют первую шину управления. Первые входы вторых элементов и всех шести

3 10 групп также объединены и образуют вторую шину управления и т.д, Всего соответстеующие входы (по номеру до 8) обРазуют восемь шин управления, Вторые входы элементов И всех шести групп образуют сорок восемь информационных шин, Вторые входы первых элементов И всех шести групп соединены соответственно с шестью младшими разрядами входного регистра 2. Первая шина управления соединена с шестым выходом блока 4 выделения старшего разряда.

Вторые входы вторых элементов И всех шести групп соединены с шестью младшими разрядами входного регистра та" ким образом, чтобы обеспечить аппаратный сдвиг кода числа на один разряд влево.

Вторая шина управления соединена с пятым входом блока 4 выделения старшего разряда и т,д, до шестых элементов И всех шести групп. Вторые входы седьмых элементов И всех шести групп соединены с шестью младшими разрядами таким образом, чтобы обес" печивать сдвиг кода чисел на один разряд вправо, а седьмая шина управления соединена с седьмым выходом блока 4 выделения старшего разряда, Вторые входы восьмых элементов И всех шести гру;-:и соединены с входным регистром таким образом, чтобы обеспечивать аппаратный сдвиг кода числа на два разряда вправо, а восьмая шина управления соединена с socbмым выходом блока выделения старшего разряда. Выходы блока 3 коммутаторов соединены с входами дешифратора 5, Блок 4 выделения старшего разря-, да состоит иэ последовательно соединенных ячеек, каждая из которых соответствует определенному разряду.

Количество ячеек определяется числом разрядов логарифмируемого числа. Ячейка нулевого разряда состоит иэ одного логического элемента И 8, гервый вход которого соединен с выходом следующей ячейки, второй вход соединен с нулевым выходом входного регистра, выход не соединяется ни с чем, так как 1ой 1=0. Каждая из ячеек последующих разрядов состоит из двух логических элементов И 9 и 10, В данных ячейках первые входы двух логических элементов И 9 и

10, соединены с выходом второго логического элемента И 10 следующей

30800 4

55 ячейки, второй вход 12 первого логического элемента И 9 соединен с соответствующим выходом входного регистра. Выход 13 первого логического элемента И 9 соединен с вторым инверсным входом второго логического элемента И 10 и соответствующим управляющим входом блока 3 коммутато. роВ. Первый вход и-ой ячейки соединен с источником логической единицы. В блоке 4 вход старшего разряда имеет высший приоритет по сравнению с младшим. Например разряд 2 и п-4 имеет приоритет выше разрядов 2

2 ...,,2, разряд 2 имеет приории- Ъ п тет выше разрядов 2, 2, 2 и т,д.

Это значит, что число, записанное в двоичном коде "1", в старшем разряде будет иметь высший приоритет по сравнению с другими разрядами пройдет на соответствующий выход блока 4 выделения старшего разряда, исключив тем самым прохождение "1 " на выход блока оТ разрядов, имеющих меньший приоритет, Каждый выход блока 4 соединяется в группе элементов ИЛИ 6 с теми элементами ИЛИ, которые обеспечивают набор е деоично-десятичном коде числа, соответствующего характеристике логарифмируемого числа.

Дешифратор 5 представляет комбинационную схему, которая дешифрирует шестираэрядньй код в один иэ шестидесяти четырех выходов и имеет шесть двоичнь х входов, т.е. К=6, Таким об "аязом, дешифратор расшифровывает 2 =64 комбинации кодов чисел от 0 до 63, появляющихся на выходах блока 3 коммутаторов. Первому выходу дешифратора 5 соответствует мантисса числа 65, второму выходу-мантисса числа 66, третьему — мантисса числа 67 и т.д., шестидесяти третьему - мантисса числа 127=2-2 -1, т.е.

6» каждому выходу дешифратора соответствует своя мантисса (см. таблицу), Каждый выход дешифратора 5 соединяется в 6локе 6 элементов ИЛИ с теми элементами ИЛИ, которые в своей группе обеспечивают набор в двоично-десятичном коде мантиссы, соответствующей выходу дешифратора.

Устройство работает следующим образом. информационного входа 1 на вход. ной регистр 2 ° ::ñòóïàåò код числа, С выхода входного регистра 2 код числа поступает через блок 3 коммутато1030800

Десятичный код характеристики лога" рифмируемого числа. Блок 3 коммутаторов осуществляет аппаратный сдвиг кода логарифмируемого числа согласно свойств логарифмов Код данно» го числа дешифрируется в дешифраторе 5 и на одном из выходов дешифра. тора 5 появляется логический уровень единицы, которому соответству>г> ет мантисса логарифмируемого числа. ров на дешифратор 5 и на блок 4 вы" деления старшего разряда, При подаче на вход блока 4 выделения старшего разряда кода числа логическая единица в старшем разряде имеет наивыс" ший приоритет по сравнению с единицами в других разрядах. Эта единица старшего разряда появляется на выходе соответствующей ячейки. С выхода этой ячейки единица поступает на инверсный вход второго элемента И.

На выходе этого. элемента появляется логический нуль, который поступает на все первые входы элементов И следующих ячеек и тем самым запреща" ет прохождение логических единиц в остальных разрядах. Логическая единица поступает на соответствующий. управляющий вход блока 3 коммутаторов и на блок 6 элементов ИЛИ. Блок

6 элементов ИЛИ формирует двоичноДанная логическая единица поступает на соответствующие входы блока 6 элементов ИЛИ, на выходе кото"

1 рого появляется соответствующий двоична-десятичный код мантиссы. С блока

6 элементов ИЛИ коды, соответствующие характеристике, и мантиссы поступают на регистр результатов. В

20 таблице представлены выходы дешифра" тора и соответствующие им мантиссы. и сло со тветствущее выходу ешиАратора

Иантисса числа

Мантисса исла

41

10

> 755

0,769

0,7820 >795

0,808

0,821

0,834

0,846

l„i 5

13

47

48

49

17

66

67

68

69

7)

72

73

74

76

77

78

79

81

0 >025

0,047

0,067

0,088

0,109

0, l30

0,150

0 >)70

0,)90

0,210

0,230

0,249

0,267

0,286

0,304

0,322

0,340

0,358

97

98

99

)01

)02

103

104

)06

107

108

)09

0,600

0,615

0,630

6,646

0 >659

0,673

0,687

0,701

0 715

0,728 о >742

1030800

Продолжение таблицы

0,376 52

116

117 !

53

0,393

0,410 54

0,427

0,443

119

56

120

0,460

121

0,476

122

0,492

0,508

0,524

123

124

61

126

О 5"3

1?7

0,555

0,570

0,585 б5

Время вычисления логарифма в предлагаемом устройстве определяется ра" венством

Тв= Л, (г.) где - суммарное время задержки включения выходного сигнала относительно-.входного сигнала во входном регистре, в блоке выделения старшего раз35 ряда, в деаифраторе,в блоке элементов ИЛИ, в регистре результата, время задержки включения выходного сигнала относительно сигнала управления в блоке коммутаторов.

8 предлагаемом устройстве время вычисления логарифма .определяется только суммарным временем задержки

19

21

22

23

24

26

27

28

29

31

83

84

86

87

88

89

9l

92

93

94

0,859

0,871

О 883

0,895

0,908

О 920

0,932

0,943

0,955

0,966

0,978

0,989 в блоках 2-7, не зависит от лога" рифмируемого числа и меньше времени вычисления в ранее известном устройстве на величину Т -T>-(K-m)T/

В !

ХГу Х7 з, так как ;г . ., то Т Т

-(К- )ТТ, (3)

Из выражения (3) следует, что быстродействие вычисления логарифма в предлагаемом устройстве выше, чем в известном на величину (К-m)T т.е. на длительность сдвигов двоичных разрядов логарифмируемого числа, Таким образом, введение в вычислительное устройство блока коммута торов позволяет значительно повы- ., сить быстродействие вычисления лога-. рифма, а также достигнуть постоянной скорости вычисления функции, I

Составитель А.йуляпов

Редактор Н.Джуган Техред М.Тепер КоРректоР О,Билак и

Заказ 5214/49 Тираж 706 Подписное

ВНИИПИ Государственного комитета СССР по.делам изобретений и открытий

11)035, Иосква, N-35. Раушская наб., д. 4/5 филиал ППП "Патент", r. Ужгород, ул. Проектная, 4