Цифроаналоговый преобразователь

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН зсю Н 03 К 13/02

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

AO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЙ - .„:13

Н ABT0PCHGMY СВИДЕТЕЛЬСТВУ (21) 3381187/18-21 (22) 11, 01. 81 (46) 07.07.83. Бюл. Г 25 (72) Г.В. Москаленко (53) 681.325 (088.8) (56) 1..Мохофф И. Изготовление эффективных преобразователей данных в виде монолитных интегральных схем, иЭлектроника", 1979, Ф 10, с. 36.

2. Патент CIA и 3997892, 340/347 DA, кл. 13/02, 14.12.76 (прототип). (54)(57) ЦИФРОАНАЛОГОВЬ Й ПРЕОБРАЗОВАТЕЛЬ, содержащий регистр., входы которого подключены к входным шинам устройства, сумматор, три декодирующих преобразователя и источник аналогового напряжения, выход которого подключен к аналоговым входам первого и второго декодирующих преобразователей, выходы которых соединены . с входами третьего декодирующего пре" образователя, выход которого через сумматор подключен к выходу устройства, отличающийся тем, что, с целью повышения линейности

„„SU„„1027811 А и быстродействия, в. него введены два блока преобразователей кодов и дополнительный разрядный элемент, первый и второй аналоговые входы которого соединены соответственно с выходами первого и второго декодирующих преобразователей, выход - со вторым входом сумматора, при этом управляющие входы первого декодирующего преобразователя подключены к первым выходам первого преобразователя кодов, вторые выходы которого соединены с управляющими входами второго декодирующего преобразователя, входы - с первыми выходами регистра, соответствующими старшим разрядам входного кода, вторые выходы регистра, соответствующие младшим разрядам входного кода, подключены к первым входам второго преобразователя кода, второй вход которого соединен с выходом регистра, со- Я ответствующим наименее значащему из старших разрядов входного кода, и с управляющим входом дополнительного разрядного элемента, а выходы - с 1 ) управляющими входами третьего декодирующего преобразователя. «3

1027811 2

5Ю

Изобретение относится к вычислительной технике и автоматике и может .найти применение в аналого-цифровых и цифроаналоговых преобразователях, гибридных вычислительных системах, дисплейных устройствах ввода-вывода графической информации для ЭВИ, в которых требуется высокая линейиость цифра-аналогового преобразования.

Известен цифра-аналоговый преобразователь, содержащий источники тока, .матрицы резисторов, ключи и источник опорного напряжения (1) .

Недостатком устройства является сложность и низкая линейность выходной характеристики в точках, где изменяются значения старших разрядов входной величины.

Известен также цифра-аналоговый преобразователь, содержащий регистр, входы которого подключены к входным шинам устройства, сумматор, три декодирующих преобразователя и источник аналогового напряжения, выход которого подключен к аналоговым вхо-. дам первого и второго декодирующих преобразователей, выходы которых соединены с входами третьего декоди-. рующего преобразователя, выход которого через сумматор подключен к выходу устройства (21

Однако известное устройство имеет недостаточно высокую линейность и быстродействие из-за того, что при изменении кодов старших разрядов входной величины происходит переключение на выходах как первого, так и второго декодирующих преобразователей..

Цель изобретения — повышение линейности выходной характеристики преобразователя и повышение быстродействия, Поставленная цель достигается, тем, что в цифра-аналоговый преобразователь, содержащий регистр, входы которого подключены к входным шинам устройства, сумматор, три декодирующих преобразователя и источник аналогового напряжения, выход которого подключен к аналоговым входам первого и. второго декодирующих преобразователей, выходы которых соединены с входами третьего декодирующего преобразователя, выход которого через сумматор подключен к выходу устройства, введены два блока преобразователей кодов и дополнительный разрядный элемент, первый и второй аналоговые входы которого соединены соответственно с выходами первого и второго декодирующих преобразователей, выход - со вторым вхооом сумматора, при этом управляющие входы первого декодирующего преобразователя подключены к первым выходам первого преобразователя кодов, вторые выходы которого соединены с управляющими входами второго декодирующего преобразователя, выходы " с первыми выходами регистра, соответствующими старшим разрядам входного кода, вторые выходы регистра, соответствующие младшим разрядам входного кода, подключены к первым входам второго преобразователя кодов, второй вход которого соединен с выходом регистра, соответствующим наименее значащему из старших разрядов входного кода, и с управляющим входом дополнительного разрядного элемента, а выходы— с управляющими входами третьего декодирующего преобразователя.

На фиг. 1 представлена структурная схема цифра-аналогового преобра- зователя; на фиг. 2 " пример принципиальной схема цифра-аналогового преобразователя младших разрядов с сумматором и дополнительным разрядным элементом.

Устройство содержит регистр 1, первые выходы которого, соответствующие старшим разрядам входного кода, подключены к первому преобразователю кода 2. Выходы преобразователя

2 кодов соединены с управляющими входами первого 3 и второго 4 декодирующих преобразователей, аналоговые входы которых подключены к выходу иисточника 5 опорного напряжения. Вто" рые выходы регистра 1 соединены через второй преобразователь 6 кодов с третьим декодирующим преобразователем 7, входы 8 и 9 которого объединены с входами дополнительного разрядного элемента 10 и .подключены к выходам декодирующих преобразователей

3 и 4, Выход третьего декодирующего преобравзователя 7 соединен с первым а выход дополнительного разрядного элемента 10 — со вторым входом сумматора 11, выход которого подключен к выходу устройства. Управляющий вход дополнительного разрядного элемента 10 соединен со вторым входом преобразователя б кодов и выходом регистра 1, который соответству- 10278 ет наименее значащему из старших резрядов входного кода.

Устройство работает следующим образом. а

8ходнои код поступает на входы регистра 1, с выходов которого К старших разрядов подаются на входы первого преобразователя кодов (IlK )

2. Если декодирующие преобразователи (ДК ) 3 и 4 используют разные системы ответствюущий младшему .разряду ДП 3, .2 кодов, то e AK 2 осуществляется преобразование кодов из одной системы

s другую (например, иэ двоичной в позиционную единичную). Если на выходе регистра 1 и на выходах ДП 3 и 4 применяются одинаковые системы кодов, то выходы К-1 старших разрядов регистра 1 подаются на входы

ДП 3 беэ изменения. На вход, соиз преобразователя кодов 2 постоянно поступает сигнал, соответствующий уровню Ч", при этом HG входы ДП 3 пос тоянно поступает нечетный код. На управля1ощие входы ДП 4 подается чет ный код.. Причем к значению кода .К старших разрядов, поступающего на вход ПК 2, прибавляется единица.

При использовании на входе ДП 4 двоичных кодов на его вход подается код

30 старших К-1 разрядов полученной. суммы, т.е, всегда четная величина.

Таким образом, с помощью ДП 3 и 4 выбирается часть диапазона (сегмент выходного сигнала устройства, соответствующая единице. наименее значащего из старших разрядов кода, поступающих на вход ПК 2. Сигналы с выходов ДП 3 и 4 определяют границы этих- сегментов, причем ДП 3 задает верхнюю границу нечетного и нижнюю границу четного сегментов, а ДП 4нижнюю границу нечетного и верхнюю границу четного сегмента. Сигналы с выходов ДП 3 и 4 подаются в качестве опорных на аналоговые входы ДП 7.

Код с выходов регистра 1, соответствующих младшим разрядам входного кода, поступает на входы ПК 6, который, если код в -старших К разрядах является четным, без изменения передает код на входы ДП 7 или формирует на своих выходах обратный код, если код в старших K разрядах нечетный. Для исключения погрешности, равной единице младшего разряда, возни- 5> кающей при смене входного кода .с прямого на обратный, используется дополнительный разрядный элемент

11 4

10, величина выходного сигнала которого равна величине сигнала, соответствующего младшему разряду ДП 7. На входы сумматора 11 поступают выходные сигналы ДП 7 и разрядного элемента

10, при этом на выходе сумматора 11 формируется аналогвоый эквивалент входного кода устройства.

Рассмотрим работу преобразователя на примерах перехода выходной величины из первого сегмента во второй и из второго в третий. В пределах первого сегмента, когда на К старших триггерах регистра 1 записан код 00..00, на аналоговые входы

ДП 7 (шины 8 и 9) с выходов ДП 3 и

4 поступают сигналы соответственно первого и нулевого уровней напряжения. С увеличения кода младших разрядов регистра 1 отдельные разрядные элементы преобразователя 7 (фиг. 2) переключаются от шины 9 к шине 8.. И когда на всех триггерах младших разрядов регистра 1 установятся единичные значения, все ключи разрядов преобразователя 7 окажутся подключенными к шине 8. На выходе -сумматора

11 при этом установится сигнал, равный напряжению на выходе ДП 3 за вычетом значения, равного -единице младшего разряда.

8 следующей точке выходной характеристики на К триггерах старших разрядов регистра 1 установится код

00..01, а на триггерах младших разрядов.- все нули. При этом одновременно сигналом с последнего триггера старшего разряда разрешается прохождение через ПК 6 на входы преобразователя 7 обратных кодов с триггеров младших разрядов регистра I т.е. сохраняются единичные значения сигналов на входах разрядов преобразователя 7, и включается разрядный элемент 10. Таким образом, при одновременном изменении состояния всех триг. герое младших разрядов меняется управляющий сигнал только на входах разрядного элемента 10, и выходной сигнал устройства становится равным напряжению на входной шине 8. На входной шине тем же сигналом с послед него триггера старших разрядов устанавливается новое значение напряжения соответствующее верхней границе второго сегмента.

С дальнейшим увеличением кода на триггерах младших разрядов регистра

1 от всех нулей до всех единиц вход10278

5 ной код преобразователя 7 изменяется от максимального до нулевого значения при включенном разрядном элементе

10, все ключи преобразователя 7 в результате оказываются подключенными к шине 9, а .на выходе устройства устанавливается сигнал, равный напряже" нию на выходе ДП 4 за вычетом значения, равного единице младшего разряда, так как разрядный элемент 10 подклю- to чен к шине 8.

В следующей точке выходной характеристики, когда на триггерах старших разрядов регистра 1 устанавливается код 00.. 10, а на триггерах младших разрядов - все нули, на выходе сумматора 11 напряжение увеличивается на единицу младшего разряда, так как сигналом с последнего триггера старших разрядов в этот момент разряд-щ ный элемент 10 выключается, подсоединяясь тем самым также к шине 9, и разрешается подача через элементы

fll(6 на входы преобра"ователя 7 прямых кодов с триггеров младших разря" 25 дов регистра 1 (т.е. сохраняются нулевые коды на управляющих входах разрядов преобразователя 7). При этом на выходе устройства устанавливается значение, равное напряжению на шине 9, а на шине 8 — следующий .более высокий уровень напряжения, и устройство переходит на работу в третьем сегменте.

Преобразователь 7 должен работать со знакопеременными входными аналого выми сигналами, что необходимо учитывать при его построении. Пример выпс1лнения выходной части устройства пре. образователя 7 совместно с разрядным элементом 10 и сумматором 11 приведен на фиг. 2.) Выходной сигнал дополнительного разрядного элемента 10 сум- мируется с выходным сигналом преобразователя 7 с помощью пассивного сум45 матора 11, образующего на выходе устройства суммирующую звезду сопротивлений (резисторы k4" )

В результате такого построения преобрвазователя погрешность его старших разрядов практически не влияет на линейность (монотонность):

/ его выходной характеристики, чем обеспечивается высокое значение этого показателя, Значительно слабее, чем в известных устройствах, сказы.вается и влияние динамических параметров старших разрядов, которыми главным образом определяется быстродействие пребораэователя, Устройство имеет повышенное быстродействие при малых изменениях входных сигналов, когда выходная величина изменяется в пределах одного сегмента или плавно пересекает его верхнюю и или нижнюю границы.

Упрощается построение и эксплуатация устройства, так как высокая ли-.. нейность преобразования достигается в устройстве без многочисленных регулировочных элементов, как это имеет место в известных устройствах преобразования. В данном устройстве может быть достигнута. линейность (монотонность) преобразования, превышающая ее точность, что, как правило, невозможно в известных решениях, по крайней иере без тщательной регулировки параметров. В предлагаемом устройстве удалось получить монотонность, соответствующую 16 двоичным разрядам около 0,0015 ), без всяких регулировочных процессов или элементов при погрешности преобразования иэ-за неидеальности резисторов и ключей, смещения и дрейфа нуля входящих в состав преобразователя усилителей постоянного тока, например буферных усилителей и др., достигающей 0,2-0,53

1027831

Ухании Р

ФФЗ. 2

Составитель А. Симагин

Редаткор А. Власенко Техред ц.Тепер, Корректор А. Повх

Заказ 4754/58 Тираж 936 Подписное

ВНИИПИ Государственного комитета СССР по делан изобретений и открытий

133935, Иосква, 3-35 Раушская наб., д, 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4