Буферное запоминающее устройство
БУФЕРНОЕ ЗАПрМИНАЮи ЕЕ УСТРОЙСТВО , содержащее группы Ж-триггеров , причем инверсный выход одного триггера каждой из групп подключен к tl -входам дфугих триггеров данной группы, С-входы которых объединены и являются первым информационным входом уст(юйства, 1С-вхО|С(ы всех триггеров объединены и являются первым управлякицим входом устройства , 3-вход одного триггера первой группы 3-К-триггеров является вторым управляющш входом устройства, R--- -ra- g (.-MS4 T-; BCi.C B:;Ib;« i cJLji-: :;-:-„ ..., I TLr.«.M й K;; vV::-;:;AA I MW MW -wnew.™.™.™.... - ,,„aatt yгssкgкaeJ. вход другого триггера первой группы Э-К-триггеров является третьим управ:лякздим входе устройства, о т л и ч а ю щ е ее я тем, что, с целью повышения надежности устройства, оно содержит элемент ИЛИ и элемент задержки , выход которого подключен к С-входам одних триггеров, вход элемента задержки подключен к выходу элемента ИЛИ, один вход которого является ин юрмадионнЕлм входом устройства, другой вход элемен та ИЛИ подключен к С-входам других тригге4хэв, R-входы одних триггеров подключены к R-входу другого триггера первой группы Л-К-триггеров, прямой выход одного триггера каждой § из групп D-К-триггеров подключен к -входу одного триггера и к R--входу других триггеров последующей рруппы 3- -триггеров, выхода других триггеров являются информационными входами устройства.
СОЮЗ СОВЕТСНИК
ФЮНМЗ ОП Ю
РЕСПУБЛИН()Ф О)) 9О))С 11 С 9 00
ГОСУДАРСТВЕННЬ)Й КОМИТЕТ СССР
tlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ
ОПИСАНИЕ ИЗОБРЕТЕНИЯ к ABTOPcHGMY сВЙДетельс ГВУ
Ч ЭВ4" 4с с
/ ); (21) 3363125/18-24 (22) 11.12 ° 81 (46).02а07.83, Бюл. в 25 (72) Е.KskаMoнов и В.П.Бодня (53) 681.327.6 (088.8) (56) 1. Авторское свидетельство сссР
9 716063, кл. G 11 С 9/00, 1978 °
2. Авторское свидетельство СССР и 798998» кл. G 11 С 9/00, 1979 (прототип). (54)(57) БУФЕРНОЕ ЗАПОМИНА)ОЦКЕ УСТРОЙСТВО, содержащее группы 7-К-триггеров, причем инверсный выход одного триггера каждой из групп подключен к, ) -входам других триггеров данной группы, С-входы которых объединены и являются первым инФормационным входом устройства, К-входы всех триггеров объединены и являются первым управляющим входом устройства, 3-вход одного триггера первой группы Э-К-триггеров является вторым управляющим входом устройства, К вход другого триггера первой группы 3-К-триггеров является третьим управ-. . ляющим входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, оно содержит элемент ИЛИ и элемент задержки, выход которого подключен к
С-входам одних триггеров, вход эле мента задержки подключен к выходу элемента ИЛИ, один вход которого является вторым ин4юомаиконным входом устройства, другой вход элемента ИЛИ подключен к С-входам другик триггеров, R-входы одних триггеров подключены к В-входу другого триггера первой группы 3-К-триггеров, прямой выход. одного триггера каждой Я из групп 3-К -триггеров подключен к
J-входу одного триггера и к ) -входу других триггеров последующей группы .3-К -триггеров, выходы других триггеров являются информационными входами устройства.
10277 /9
Изобретение относизся к автоматике и вычислительной технике и предназначено для накопления информационных сигналов в порядке их поступления.
Известно буферное запоминающее устройство, содержащее управляющие и 5 запоминающие ячейки, состоящие из четыреХ трехвходовых элементов И-НЕ, а управляющая ячейка состоит из элемента 3-2И-2ИЛИ. Первый и второй входы первой группы входов управляющей ячейки соединены с соответствующими элементами И-НЕ запоминающей ячейки этого каскада, третий вход первой группы входов соединен с соответствующей входной шиной, а выход элемента 3-2И-2ИЛИ соединен с первым входом гторой группы входов этого элемента, с входом подготовки и вторым входом второй группы входов элемента 3-2И-2ИЛИ предыдущего каскада. Вход установки последнего каскада является входом установки всего устройства P1).
Недостаток данного устройстваего сложность, выражающаяся в значительных затратах элементов и большом количестве связей между ними.
Наиболее близким к предлагаемому по технической сущности является устройство, содержащее два запоминающих элемента, выполненных на
3-К-триггерах, элемент управления, выполненный на элементе И-HE две информационные шины, шину сброса, шину формирования "0", причем К -входы J-К -триггеров подсоединены к шине 35 формирования "0", нулевой выход первого Э-К-триггера соединен с одним из входов элемента И-НЕ и 3— входом второго Э-К -триггера, С-входы 3-К-триггеров соединены соответственно с информационными шинами,К -входы 7-К -триггеров подключены к шине сброса, другой вход элемен. та И-HE подсоединен к нулевому выходу второгоЗ-К-триггера и 3 -входу первого g-k --.триггера, выход элемента И-НЕ соединен с выходом ячейки памяти f2).
Однако данное устройство недостаточно надежно в работе.
Цель изобретения - повышение надежности буферного запоминающего устройства.
Поставленная цель достигается тем, что буферное запоминающее устройство, содержащее группы Э-k -триггеров, причем инверсный выход одного триггера каждой из групп подключен к 3-входам других триггеров данной группы, С-входы которых объединены и являются первым информа- 60 ционным входом устройства, -входы всех триггеров объединены и являются первым управляющим входом устройства, 7-вход одного триггера первой группы 3-К -триггеров является вторым управляющим входом устройства, К -вход другого триггера первой группы Э -К-триггеров является третьим управляющим входом устройства, содержит элемент ИЛИ и элемент задержки, выход которого подключен к С-входам одних триггеров, вход элемента задержки подключен к выходу элемента ИЛИ, один вход которого является вторым информационным входом устройства, другой вход элемента ИЛИ подключен к С-входам других триггеров, Я -входы одних триггеров .педключены к к -входу другого триггера первой группы 7К -триггеров, прямой выход одного триггера каждой из групп
3-К-триггеров подключен к Э-входу одного триггера и к I --входу других триггеров последующей группы
g g,-триггеров, выходы других триг-, геров являются информационными вхо-, дами устройства.
На чертеже приведена функциональная схема предлагаеиого устройства.
Устройство содержит группы У-К -триггеров 1и 2, управляквЯе входы 3 - 5 и информационные входы б и 7, элемент 8 задержки и элемент ИЛИ 9.
Устройство работает следующим образом.
В исходном состоянии все3-К-триггеры 1 и 2 обнулены. На управлякпцем входе 3 сброса присутствует сигнал
"1". первый з-К-триггер 1 первого разряда готов для приема информации по информационному входу 7 логических "1", второй Э-К -триггер первого разряда также готов для приема информации через элемент 8 задержки и элемент ИЛИ 9 с входов 6 алогических "0") и 7, на которых присутствует сигнал "0". Первые 34(-триггеры 1 последующих разрядов закрыты по Я— входу сигналом "0" с едмничиаах выходов вторых 3-К-триггеров 2 предыдущих разрядов.
При поступлении информационного сигнала "1", например, по вмоду 7 срабатывает J-Х-триггер 1 переого разряда, -К -триггер 2 первого разряда также срабатывает от этого сигнала, прошедшего через элемент
ИЛИ 9 и задержанного элементом.6 задержки. Условием срабатывания второгоЗ-К-триггера 2 первого разряда является подключение его 3-входа к входу 5 Формирования сигнала "1".
При поступлении информационного сигнала "1" по информационному входу 6 срабатывает только второй 3-Ктриггер 2. При срабатывании второй 3-К -триггер 2 сигналом "0" со своего нулевого выхода запрещает дальнейшую работу первого 3-K -три& гера 1 этого же разряда по его
- -входу как в случае его срабазмвания (или записи "1"), так и Э случае отсутствия срабатывания. Вто1027779
Составитель В. Гордоиова
Редактор А. Лежнина Техред И. Костик - Корректор, :С. Шекмар
Заказ 4749/56 Тираж 594 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035,Москва, Ж-35, Раушская наб., д. 4/5
Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 рые 3-В -триггеры 2 срабатывают при поступлении сигнала "1" по любому информационному входу б или 7 и подготавливают к работе со своего единичного выхода первый 3-К -триггер 1 (но l,-входу) и второй 3-k-триггер 2 (,по 3-входу) следующего разряда. Поступление следующих информационных импульсов иа информационная входы б и 7 не изменяет состояния первых,Ж-триггеров 1 и вторыхЭ"К-триггерав 2, так как Ц-вход каждого триггера подключен к входу
4 форйирования "0". При поступлении информации в последний разряд с единичного выхода второго д.-К -триггера 3
2 последнего разряда снимается сигнал "1" о переполнении устройства.
Элемент 8 задержки задерживает импульсы, поступающие на вторые -Ктриггеры 2, относительно импульсов, поступающих на первые Э4 -триггеры 1, для более надежного их Срабатывания, т.е. вторые Э(-триггеры 2 срабатывают позжепервых ЗК-триггеров иобеспечивают надежное запирание первых 3-К» триггеров 1 только после их срабатывания.В качестве элемента 8 задержки можно использовать, например, два элемента НЕ, включенных последовательно. — Буферное запоминающее устройство может быть выполнено многоканальным. В этом случае количество вторыхЗ-К -триггеров 2 остается таким же, как в одноканальном варианте, а увеличивается, соответственно количество первых 3-К -триггеров 1 и количество входов элемента ИЛИ 9.
Таким образом, предлагаемое устройство по сравнению с прототипом, обладает большей надежностью за счет уменьшения количества логических элементов на 15% и связей между ними на 228 в случае выполнения его одноканальным. При многоканальном выполнении буферного запоминающего устройства количество логических элементов-уменьшается на 57% и связей на 22%.
