Устройство для умножения

 

УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ, содержащее первый и второй регистры множимого, информационные входы которых подключены соответстэ н-нр к первому и второму входам множимого устройства, первый и второй регистры множителя, информационные входы которых подключены соответственно к первому и-второму входам множителя устройства, регистр сдвига, входы занесения и сдвига которого являются п.ервым и вторым управляющими входами регистров множимого и множителя, первый и второй сумматоры результата, сумматор в избыточной системе счисЛенин , первый и вторЪй регистры результата, выходы k + 1 (где k разрядность входных операндов ) младших разрядов которых подключены к входам первой группы соответственно первого и второго сумматоров результата, выходы разрядов со второго по (k+2)-й первого и второго сумматороы результата соединены с соответствующими входами первого и второго регистров результата соответственно , ВЫХОДЫ старшего (k+2)-ro разряда которых подключе1ы соответственно к первсму и втбюму входам сумматора в избыточной системе счисления, выходы которого являются выходами результата устройства , а третий и четвертый входил подключены к выходам переноса соответственно, первого и второго сумматоров результата, отличающееся тем, что, с целью упрощения, оно содержит регистр задержки, четьфе блока элементов 2И-2И-2ИЛИ и два комбинат ционных сумматора, причем первый и второй входы регистра задержки соединены соответственно с первым и вторым входами мнозкителя устройства , а первый и второй выходы (Л подключены соответственно к первым и ВТО1Ж1М входам первого и второго блоков элементов 2И-2И-2ИЛИ, у которых входы первой группы подключены к соответствующим выходам соответственно первого и второго регистров мнбжимого, а входы.второй группы подключены к соответствующим выходам соответственно второгои первого регистров множимооо го, выходы первого и второго блоков элементов 2И-2И-2ИЛИ соединены со с соответствующими входгши первой 4 группы первого и второго комбинационных сумматоров соответственно в О разрядах с первого по k-й, входы второй группы которых в разрядё1Х qo второго по k+1 -и подключены к соответствующим выходам соответственно третьего и четвертого блоков элементов 2И-2И-2ИЛИ, первые и вторые вхо которых подключены соответственно к первому и второму входам множимого устройства, выходы первого регистра множителя подключены к соответствующим входам первой группы соответственно третьего и четвертого блоков элементов 2И-2И-2ИЛИ, входы второй груп

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

3(50 G 06 F 7/49

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 3369500/18-24 (22) 25.12.81 (46) 23.04.83. Вюл. М 15 (72) В.A. Телековец ,:(71) Таганрогский радиотехнический институт им. В.Д. Калмыкова (53) 681.325(088.8) (56) 1. Авторское свидетельство

СССР Р 631919, кл. G 06 F 7/39, 197,8.

2. Авторское свидетельство СССР

В 603989, кл. G 06 F. 7/39, 1978.

3. Авторское свидетельство СССР по заявке М 2814123/18-24, кл. G 06 F 7/39, .25.02.80 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ, содержащее первый и второй регистры множимого, информационные входы которых подключены соответственно к первому и второму входам множимого устройства, первый и второй регистры множителя, информационные входы которых подключены соответственно к первому и -BTopoMó входам множителя устройства, регистр сдвига, входы занесения и сдвига которого являются первым и вторым управляющими входами регистров множимого и множителя, первый и второй сумматоры результата, сумматор в избыточной системе счисления, первый и второй регистры результата, выходы k + 1 (где k— разрядность входных операндов 1 млад ших разрядов которых подключены к входам первой группы соответствен-. но первого и второго сумматоров результата, выходы разрядов со второго по (k+2)-й первого и второго сумматороы результата соединены с соответствующими входами первого и второго регистров результата со.ответственно, выходы старшего

„„SU„„ 4ß А (k+2)-го разряда которых подключе|ы соответственно к первому и второму входам сумматора в избыточной .истеме счисления, выходы которого являются выходами результата устройства, а третий и четвертый входы подключены к выходам переноса соответственно. первого и второго сумматоров результата, о т л ич а ю щ е.е с я тем, что, с целью упрощения, оно содержит регистр задержки, четыре блока элементов 2И-2И-2ЙЛИ и два комбина-, ционных сумматора, причем первый и второй входы регистра задержки соединены соответственно с первым и вторым входами множителя уст- Е

Ф ройства, а первый и второй выходы подключены соответственно к первым и вторым входам первого и второго блоков элементов 2И-2И-2ИЛИ, {, у которых входы первой группы подключены к соответствующим выходам соответственно первого и второго регистров множимого, а входы второй группы подключены к соответствующим выходам соответственно второго.и первого регистров множимого, выходы первого и второго бло- (Д ков элементов 2И-2И-2ИЛИ соединены с соответствующими входами первой группы первого и второго комбина- . Д ционных сумматоров. соответственно в разрядах с первого no k-a, входы второй группы которых в разрядах со второго по к+1 -й подключены к соответствукицим выходам соответственно третьего и четвертого блоков элементов 2И-2И-2ИЛИ, первыЕ и вто- В рые вход;„ ы которых подключены соответственно к первому и второму входам множимого устройства, выходы первого регистра множителя под ключены к соответствующим входам первой группы соответственно третьего и четвертого блоков элементов 2И-2И-2ИЛИ-, входы второй груп10i3946

Устройство относится к вычислительной технике и может быть при.менено в качестве решающего узла цифровой вычислительной машины.

Известно устройство умножения двоичных чисел, представленных последовательным кодом, содержащее . 2n-разрядный сумматор,(n-1)-разрядные регистры множимого и множителя и элементы И (1 ).

Однако в этом устройстве результат получается через и циклов вы числения.

Известно также устройство для умножения, содержащее регистры множимого и множителя, регистр результата, сумматор результата, сумматор сомножителей, блок анализа разрядов, регистр сдвига, элементы И и элементы ИЛИ, в котором производится ввод сомножителей поразряд- . но, старшими разрядами вперед f2 ).

Однако в этом устройстве каждый разряд результата получается за три такта работы, т.е. устройство имеет низкое быстродействие.

Наиболее близким к предлагаемому является устройство для умножения, содержащее регистр сдвига, выходы которого подключены к информационным входам первого и третьего коммутатора, управляющие входы которых соединены соответственно с выходом элемента ИЛИ и со вторым входом множителя устройства, а выходы подключены ко входом соответственно регистра множителя и регистра знака множителя, выходы регистра множителя соединены с первыми входами первого и второго блоков элементов И, вторые входы кото рых соединены с выходами соответственно первого и второго регистров множимого, входы которых подключе- . ны соответственно к первому и второму входу множимого устройства, выходы блоков элементов И подклю- . чены к информационным входам второго коммутатора, управляющие входы которого соединены с выходами регистра знака множителя, а первая и вторая группа выходов соединены с первой группой соответственно первого и второго сумматоров результата, вторые группы входов кото рых подключены к выходам младших разрядов соответственно первого и втоЦелью изобретения является упрощение устройства.

30 Поставленная цель достигается .тем, что устройство для умножения, содержащее первый и второй регист- . ры множимого, информационные входы которых подключены соответственно к

35 первому и второму входам множимого устройства, первый и второй регистры множителя, информационные входы которых подключены соответственно к первому и второму входам множи40 теля устройства, регистр сдвига, вхо. ды занесения и сдвига являются первым и вторым управляющими входами устройства, а выходы соединены с соответствующими управляющими вхо-. дами регистров множимого и множи45 :теля, первый и второй сумматоры результата, сумматор в избыточной системе счисления, первый и второй регистры результата, .выходы k+1 (где k - разрядность входных опе50 рандов) младших разрядов которых подключены ко входам первой груп- пы соответственно первого и второrо сумматоров результата, выходы разрядов со второго по (k+2) и пер55 вого и второго сумматоров результа- . пы которых соединены с соответстФ вующими выходами второго регистра множителя, выходы первого и второго комбинационных сумматоров подключены к соответствующим входам второй группы соответственно первого и второго сумматоров результата. рого регистров результата, первые входы первой и второй групп сумматора в избыточной системе счисления подключены к выходам переноса

5 соответственно первого и второго сумматоров результата, выходы разрядов которых соединены со входами соответственно первого и второго регистров результата, выходами стар 0.øåão результата подключенных ко вторым входам первой и второй групп сумматора в избыточной двоичной системе счисления, выходы которого подключены к.выходам устройства, входы элемента ИЛИ подключены ко входам множителя устройства (3 ).

Устройство производит умножение двух чисел, которые представлены в избыточной двоичной системе счисления, в которой результат вычисления произведения выводится последовательным кодом, начиная со старшего разряда, в процессе вычисления.

: Недостатком известного устрой- . ства является сложность алгоритма

25 умножения, что вызывает большие аппаратурные затраты.

1013946 та соединены с соответствующими входами первого и второго регистров результата соответственно, выходы старшего (k+2)-го разряда которых подключены соответственно к первому и второму входам сумматора в избыточной системе счисления, выходы которого являются выходами результата устройства, а третий и четвертый входы подключены к вы-ходам переноса соответственно пер вого и второго сумматоров результата, содержит .регистр задержки, четыре блока элементов 2И-2И-2ИЛИ и два комбинационных сумматора, причем первый и второй входы регистра задержки соединены соответственно с первым и вторым входами множителя устройства, а первый и второй выходы подключены соответственно к первым и вторым входам первого и второго блоков элементов 2И-2И-2ИЛИ,. у которых входы первой группы подключены к соответствующим выходам соответственно Первого и второго регистров множимого, а входы второй группы подключены к Соответствующим выходам соответственно второго и первого регистров множимого, выходы первого и второго блоков элементов 2И-2И-2ИЛИ соединены с соответствующими входами первой группы первого и второго комбинационных сумматоров соответственно в разрядах с первого по Е-й, входы второй группы которых в разрядах со второго no(k+1)-й подключены к соответствующим выходам соответст-. венно третьего и четвертого блоков элементов 2И-2И-2ИЛИ, первый и вторые входы которых подключены соответственно к первому и второму входам множимого устройства, выходы первого регистра множителя подключены к соответствующим входам первой группы соответственно третьего и четвертого блоков элементов 2И-2И2ИЛИ, входы второй группы которых соединены с соответствующими выходами второго регистра множителя, выходы первого и второго комбинационных сумматоров подключены к соответ ствующим входам второй группы соответственно первого и второго сумматоров результата..На фиг. 1 приведена структурная схема устройства; на фиг. 2 — два элемента 2И-2И-2ИЛИ.

Устройство для умножения имеет входы 1 и 2 множимого устройства, первый и второй регистры 3 и 4 мно жимого, первый и второй входы 5 и б множителя устройства, первый и второй регистры 7 и 8 множителя, регистр 9 задержки, блоки 10 — 13 элементов 2И-2И-2ИЛИ, регистр 14 сдвига, комбинационные сумматоры

15 и 16, сумматоры 17 и 18 результата, регистры 19 и 20 результата, сумматор 21 в двоичной избыточной системе счисления и выходы 22 и

23 устройства.

Входы 1 и 2 множимого устройства соединены с информационными входами соответственно первого и второго. Ре-. гистров 3 и 4 множимого, входы 5 и 6 множителя устройства соединены с информационными входами соответственно первого и второго регистров

7 и 8 множителя и с первым и вторым входами регистра 9 задержки, первый и второй выходы которого подключены соответственно к первым и вторым входам первого и второго блоков 10 и 11 элементов 2И-2И-2ИЛИ, а первые и вторые входы третьего и четвертого блоков 12 и 13 элементов 2И-2И-2ИЛИ подключены соотЯ ветственно к первому и второму входам 1 и 2 множимого устройства, управляющие входы регистров 3, 4 и 7 и 8 множимого и множителя подключены к выходам регистра 14 сдвига, 25 .входы занесения 24 и сдвига 25 которого являются первым и вторым управляющими входами устройства, Выходы первого -регистра 3 множимого подключены ко входам первой группы первого блока 10 элементов

2И-2И-2ИЛИ и входам второй группы второго блока 11 элементов 2И-2И2ИЛИ, выходы второго регистра 4 множимого подключены ко входам второй группы первого блока 10 элементов

2И-2И-2ИЛИ и ко входам первоф груп пы второго блока 11 элементов 2И

2h-2ИЛИ, выходы первого регистра 7 множителя подключены ко входам

:первой группы третьего блока 12

40 элементов 2И-2И-2ИЛИ и ко. входам второй группы четвертого блока 13 элементов 2И-2И-2ИЛИ, вы. ходы .второго регистра 8 множителя подключена ко входам второй груп45 пы третьего блока 12 элементов

2И-2И-2ИЛИ и ко входам первой группы четвертого блока 13 элементов

2И-2И-2ИЛИ, выходы первого и второго блоков 10 и 11 элементов

50 2И-2И-2ИЛИ соединены с соответствующими входами первой группы соответственно первого и второго комбинационных сумматоров 15-и. 16, у которых входы второй труппы под5 ключены к соответствукщим выходам третьего и четвертого блоков 12 и

13 элементов 2И-2И-2ИЛИ соответственно, а выходы соединены с соответствующими входами первой группы соот""-етственно первого и второго го сумматоров 17 и 18 результата, входы второй группы которых -coepsиены с соответствующими выходами младших разрядов соответственно первого и второго регистров 19 и

65 20 результата, входы которых соеди1013946 не ны с соотве тс твующими выходами первого и второго.аумматоров 17 и

18 результата соответственно, выходы переноса которых подключены соответственно к первому и второму

r входам сумматора 21 .в .избыточной

J двоичной системе счисления, третий и четвертый входы которого подключены к выходам старшего разряда соответственно первого и второго регистров 19 и 20 результата, а выходы 10 сумматора 21 в избыточной двоичной системе являются выходами устройства.

На фиг. 2 изображены два элемента

2И-2И-2ИЛИ 26. 15

Алгоритм работы устройства задается формулой

40 где А — текущее значение множимогоу

В- — текущее значение множителя;

% А. — значение i-го разряда множимого;

bB; — значение (i-1)-го разряда множителя.

В нулевом такте работы устройства регистры 3 и 4 множимого, регистры 7 и 8 множителя и регистры

19 и 20 результата сбрасываются в нулевое состояние, а в первый раз- 30 ряд регистра 14 сдвига заносится единица, которая в первом такте поступит на управляющие входы старшего

1с-го разряда регистров 3,4 и 7, 8 и сдвинется во втоРой Разряд pe-, 35 гистра 14 сдвига. Во втором такте единица с выхода второго разряда регистра 14 сдвига поступит на управляющие входы (k-1)-го разряда регистр 14 сдвига осуществляет преобразование последовательного кода множимого А и множителя В в параллельный.

Значения множимого A и множителя

В последовательным кодом в избыточной двоичной системе счисления, стар-45 шими разрядами вперед, поступают на входы 1,2 и 5,6 устройства. Значения множителя В задерживаются на один такт регистром 9 задержки. В регистрах 3 и 4 множимого и в регистрах 7 и 8 множителя накапливается, 1<=+ разрядов множимого A и множителя В.

Первый и второй блоки 10 и 11 элементов 2И-2И-2ИЛИ выдают текущие значения произведения (А. 68 „)+ и (А В . ),(фиг.2), которые подаются на входй первой группы соответственно первого и второго комбинационных сумматоров 15 и 16, .на входы второй группы которых поступают текущие эначения произведения (В;6А; )+ и (B;aA,. )

Первый комбинационнйй сумматор 15, первый сумматор 17 результата и первый регистр 19 результата представляют собой сумматор-накопитель для положительных значений произведения AB a второй комбинационный сумматор 16, второй сумматор 18 результата и второй регистр 20 результата - сумматорнакопитель для отрицательных значений произведения AB.

Код текущего произведения (А ЬВ. „)+ поступает на входы первой группй с первого по 1-й разряд, а код текущего произведения (В„- А; )+ поступает на входы второй группы со второго по (k+1)-й разряд первого комбинационного сумматора 15, с выходов которого (k+2) и разрядный код подается на входы второй группы первого сумматора 1.7 результата, на входы первой группы которого со второго по (1+2)-разряд подаются значения (k+1) младших разрядов суммы S „, полученной на выходах сумматора 17 в предыдущем (i-1)-.м такте работы устройства, с выходов (k+1) младших разрядов регистра 19 результата.

Значение старшего (k+3)-го разряда прлученной суммы Б, с выходов переноса сумматоров 17 и 18 результата подаются на первый и второй входы сумматора 21, работающего в избыточной системе счисления, образуя положительные значения чисел А+;. и В; отрицательные значения которых A. и

В. образуются значениями (k+2)-го

1 разряда суммы Я; „, которые поступают на третий и четвертый входы сумматора 21 с выходов старшего,k+2)-ro разряда регистров 19 и 20 результата. Значения .(k+2) младших разрядов суммы S с выходов разрядов сумматоi ра 17 и 18 заносятся в регистрыа19 и 20 результата.

Сумматор 21 суммирует числа A. и В и выдает результат произведения

A --В последовательным кодом, .старшими разрядами вперед, на выходы 22 (положительиых значейий) и 23 (отрицательных значений)резульrara устройства.

Для пояснения работы устройства перемножим два числа A = --1110 и

В = I111 (п = 4):

1111

1111

1111

2 = 01010010 или округляя до и = 4 2 = 0101

1013946

i аА .АВ„- А В А;аВ - В;ьА. $; Si - а Ь. Е

1 00 00 00

1 10 10 10

О О О

00 0000 0000

1 1

2. 1

10 0000 0110 . О О О

11 1000 0101 1 ..1 О

11 OOOO 1000 1 1 О

3 1

1 11 11 11, 4 О 1 . 11 11 ° 00 .

1

5 О 0 11 11 11

11 : 0110 . 0000 О О 1

00 . 0100 0000 О .1 О б 0 0 11 11 00

7 О О "11 11 00

00 ОООО 0000 О 1. 1.Результат вычисления 2 =,.О

Устройство позволяет получать 25 результат вычисления на четвертом -, такте работы,.т.е. задержка внутри устройства составляет 3 такта, что . обеспечивает высокое быстродей-: ствие устройства (вместо 2п тактов в обычных устройствах умножения ).

По сравнению с известным устройством для умножения предлагаемое: устройство имеет более простую струк туру и, следовательно, меньшие аппаратурные затраты. В два раза со-, кращается число разрядов регистров множимого, множителя и коммутации (и/2 вместо п)и отсутствуют блоки элементов И (содержащие 2п элементов И). Объем комбинационных суммато-40 ров и сумматоров результата данного устройства примерно равны по объемудаум маторов результата известного устрой- ства (Zn одноразрядных сумматоров), а блокй элементов 2И- 2И-2MJIH равны .45 по объему коммутатору известного устройства (2n элементов 2И-2И-2ИЛИ).

Таким образом, устройство позволяет сократить число разрядов регистров в 2 .раза, что составляет примерно 20% всего оборудования, и . при этом:быстродействие устройства остается прежним.

По сравнению с параллельными устройствами умножения предлагаемое устройство обладает более простой структурой, меньшим. объемом оборудования и малым числом связей на входе устройства умножения ИС 1802 ВР2, которое выполняет операцию перемно,жения двух 8-разрядных чисел за б тактов, при n - =24 требуется

ЭИС 1802 ВР2, общий объем которых равен объему предлагаемого устройства, а результат получается через

18 тактов.

В предлагаемом устройстве значение старшего разряда результата снимается с выхода устройства через

3 такта, т.е. быстродействие пред- лагаемого устройства выше известного (на HC 1802 BP2). Кроме того, устройство работает. в избыточной системе счксЛЕния, в которой числа (в том чисйе и результат) передаются старшими разрядами вперед, что позволяет широко использовать уст ройство в поточных вычислительных системах (например, в процессорахБПФ). Применение ИС 1802 ВР2 в избыточных системах счисления требует увеличения оборудования в 2 раза (для положительных и отрицатель ных значений чисел).

1013946

BHHHII э

Тираж 704 Подписное

Филиал IIIIII "Патент", р,Ужгород, Ул.Проектная,4