Дешифратор с коррекцией ошибок

 

ДЕШИФРАТОР С КОРРЕКЦИЕЙ ;ОШИБОК, содержащий регистр, триггер контрольного разряда, корректируемый дешифратор .и блок контроля, причем выходы регистра соединены с входами корректируемого дешифратора, входы триггера контрольного разряда дешиф- ; рируёмого кода соединены с контрольными входами устройства, выхор триггера контрольного разряда соединен с входом блока кон.троля, выход которого является выходом устройства, о т л ич а ю щ и и с я тем, что, с целью ./ расширения функциональных возможное-тей устройства за счет обеспечения возможности коррекции одиночных ошибок , введены группа сумматоров по модулю два, первая, вторая и третья I.., .. ;;п, .-.- группы элементов И и триггер сбоя, причем выход блока контроля соединен с установочным входом регистра и единичным входом триггера сбоя, единичный выход которого соединен с первыми входами сумматоров по модулю два группы и с первыми входами элементов И первой группы, информационные -входы устройства соединены с вторыми входами сумматоров по модулю два группы, выходы которых соединены с единичными входами соответствующих разрядов регистра, выходы корректируемого дешифратора соединены с первыми входами элементов И второй груп пы, выход каждого элемента И второй . группы соединен с первыми входами соответствующих элементов.И третьей (Л группы И вторыми входами соответствующих элементов И первой группы, нулевой выход триггера сбоя соединен с вторыми входами элементов И третьей группы, выходы элементов И, сопоставленные соответственно прямому и.обратному входному коду, первой и третьей групп попарно объединены и соединены с группой входов . блока контроля и являются группой ВЫХОДОВ устройства, вторыевходы каждого элемента И второй группы соединены с одним из входов той схемы совпадения дешифратора, выходе которой соединен с.первым входом соответствующего элемента И второй группы .

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (!9) (И) 3(50 G 06 F 1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР.

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ . ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21 ) 336 3823/18-24 (22) 24.08.81 (46) 15.04.83. Бюл. Р 14 (72) Г.С. Рощин (53) 681.3(088.8) (56) 1. Авторское свидетельство СССР

Р 247622, кл; G 06 F 11/00, 1967.

2. Домашицкий С.M. Построение надежных логических устройств. М., "Энергия", 1971, с. 67, рис. 3 4.

3. Епифалов А.Д. Надежность автоматических схем. М., "Машиностроение", 1964„ с. 215, рис. 63.

4. Путинцев И.Д. Аппаратный контроль управляющих цифровых вычислительных мащин. М., "Советское радио ", 1966, с. 327, рис. У1, 3 (прототип). (54)(57) ДЕШИФРАТОР С КОРРЕКЦИЕЯ

:ОШИБОК, содержащий регистр, триггер контрольного разряда, корректируемый дешифратор,и блок контроля, причем выходы регистра соединены с входами корректируемого дешифратора, входы триггера контрольного разряда дешиф.— рируемого кода соединены с контрольными входами устройства, выхо@ триггера контрольного разряда соединен с входом блока контроля, выход которого является выходом устройства, о т л и-! ч а ю шийся тем, что, с целью расширения функциональных воэможнос-: тей устройства за счет обеспечения возможности коррекции одиночных ошибок, введены группа сумматоров по модулю два, первая, вторая и третья группы элементов И и триггер сбоя, причем выход блока контроля соединен с установочным входом регистра и единичным входом триггера сбоя, единичный выход которого соединен с первыми входами сумматоров по модулю, два группы и с первыми входами элементов И первой группы, информационные .входы устройства соединены с вторыми входами сумматоров по модулю два группы, выхоцы которых соединены с единичными входами соответствующих - разрядов регистра, выходы корректи-. руемого дешифратора соединены с первыми входами элементов И второй группы, выход каждого элемента И второй . группы соединен с первыми входами I соответствующих элементов.И третьей группы -и вторыми входами соответствующих элементов И первой группы, нулевой выход триггера сбоя соединен с вторыми входами элементов И третьей группы, выходы элементов И, сопоставленные соответственно прямому и обратному входному коду, первой и третьей групп попарно объединены и соединены с группой входов блока контроля и являются группой выходов устройства, вторые входы каждого элемента И второй группы соединены с одним из входов той схемы совпадения дешифратора, выход ко-в торой соединен с первым входом соответствующего элемента И второй группы °

1012262

Изобретение относится к области автоматики и вычислительной техники и может найти применение в вычислительных устройствах, в системах автоматизированного управления и контроля повышенной надежности. 5

Известно трехканальное резервированное устройство для мажоритарного выбора, содержащее элементы совпадения, связанные с выходом через элементы сборки. Коррекция ошибок 10 каждого из каналов осуществляется на основе принципа большинства (1j.

Недостатком этого устройства является большая аппаратурная избыточность, а также наличие предела в 15 повышении надежности, определяемого уровнем надежности мажоритарных органов.

Известно двухканальное резервированное устройство, сОдержащее в каждом канале резервируемые блоки, выходы которых соединены с входами восстанавливающих органов (2).

Коррекция ошибок в этом устройстве осуществляется за счет маски" рования нулевыми сигналами исправного канала ошибок типа 0 - 1 неисправ» ного при использовании в качестве восстанавливающего органа элемента

И и маскирования единичными сигналами исправного канала ошибок типа

1 - 0 неисправного при использовании в качестве восстанавливающего органа элемента ИЛИ. По структуре такое устройство является наиболее простым.

Однако такое устройство может быть более надежным, чем одноканальное, только в случае преобладания одного типа ошибок. Это не позволяет эффективно применять данные устройства, когда отличие вероятностей 40 обоих типов ошибок незначительно.

Известно также двухканальное устройство для резервирования замещением, содержащее в каждом канале резервируемые блоки, соединенные с 45 блоком контроля, выходы которого соединены с управляющими входами блока переключения, информационные входы которого соединены с выходами резервируемых блоков, а информационные выходы — с выходами устройства(3).

При нормальной работе каналов к выходу устройства подключен один из каналов. При отказе данного канала, фиксируемом блоком контроля, этот канал отключается и подключается второй исправный. Устройство может работать также и по другому принципу: при нормальной работе каналов к выходу подключены оба канала, после отказа одного из каналов последний 60 отключается, а подключенным остается исправный.

Недостатком этого устройства .является большая аппаратурная избыточность. 65

Наиболее близким к предложенному по техническому решению является дешифратор с кбнтрольным разрядом по четности, содержащий входной регистр и схему контроля по модулю два, содержащую первый и второй элементы

ИЛИ, схему сравнения, причем выходы дешифратора соединены с входами соответствующих элементов ИЛИ, входы которых соединены со схемой сравнения, управляющий вход которой соединен с выходом триггера контрольного разряда,. выход схемы сравнения является выходом устройства 41.

- Недостатком такого устройства являются узкие функциональные возможности (устройство может только зафиксировать факт неверной работы дешифратора).

Цель изобретения — расширение функциональных воэможностей устройства за счет обеспечения возможности коррекции одиночных ошибок дешифратора.

Поставленная цель достигается тем, что в дешифратор с коррекцией ошибок, содержащий регистр, триггер контрольного разряда, корректируемый дешифратор и блок контроля, причем выходы регистра соединены с входами корректируемого дешифратора, входы триггера контрольного разряда дещифрируемого кода соединены с контрольными входами устройства, выход триггера контрольного разряда соединен с входом блока контроля, выход которого является выходом устройства, введены группа сумматоров по модулю два,первая, вторая и третья группы элементов И и триггер сбоя, причем выход блока контроля соединен с установочным входом регистра и единичным входом триггера сбоя, единичный выход которого соединен с первыми входами сумматоров по модулю два группы и с первыми входами элементов И первой группы, информационные входы устройства соединены с вторыми входами сумматоров по модулю два группы, выходы которых соединены с единичными входами соответствующих разрядов регистра, выходы корректируемого дешифратора соединены с первыми входами элементов

И второй группы, выход каждого элемента И второй группы соединен с первыми входами соответствующих элементов И третьей группы и вторыми входами соответствующих элементов Ji первой группы, нулевой выход триггера сбоя соединен с вторыми входами элементов И третьей группы, .выходы элементов И, сопоставленные соответственно прямому и обратному входному коду, первой и третьей групп попарно объединены и соединены с группой входов блока контроля и яв ляются,группой выходов устройства, 1012262

65 вторые входы каждого элемента И второй группы соединены с одним иэ вхо дов той схемы совпадейия дешифратора, выход которой соединен с первым входом соответствующего элемента И второй группы.

На. фиг. 1 приведена структурная схема предлагаемого устройства на фиг. 2 — структурная схема блока контроля.

Информационные входы устройства 10 через группу сумматоров 1 по модулю два соединены с входами триггеров регистра 2, выходы которого соединены с входами корректируемого дешифратора 3, каждый выход которого со- 15 поставленный подаваемому на вход матрицы прямому коду, последовательНо через соответствующий элемент И второй группы 4 и элемент И третьей группы 5, а соответствующий ему выход дешифратора 3, сопоставленный ин вертированному коду, последовательно через элемент И второй группы 4 и элемент И первой группы б соединены с выходом устройства, сопоставленным подаваемому на вход регистра 2 прямому коду, управляющий вход каждого элемента И второй группы 4 соединен с одним из входов той схемы совпадения дешифратора 3, выход которой соединен с управляемым входом этого элемента И второй группы 4, при этом выход блока 7 контроля соединен с входом 8 обнуления регистра 2, выходом 9 запроса вторичной посыпки в устройство дешифрируемого прямого кода, а также со счетным входом триггера 10 сбоя, инверсный выход которого соединен .с управляющими входами элементов И третьей группы

5, а основной выход - с управляющими 40 входами элементов И первой группы б и -входами группы сумматоров 1 по модулю два.

Входы блока 7 контроля соединены с выходами устройства, а также с 45 выходом триггера контрольного разряда 11.

В состав блока 7 контроля входят первый 12 и второй 13 сумматоры по модулю два, первый элемент И 14, 50 первый элемент НЕ 15, второй .элемент

И 16, второй 17 и третий 18 элемен-. ты НЕ и элемент ИЛИ-НЕ 19.

Блок 7 контроля фиксирует следующие ошибки: отсутствие на выходе возбужденной шины, вызванное неисправностью схемы совпадения или одного из ключей, возбуждение лишней шины, вызванное неисправностью схемы совпадения„.или ключа третьей группы, возбуждение одной, но не.той шины, которая должна быть возбуждена, вызванное неисправностью одного из триггеров регистра.

Устройство работает следующим образом.

При поступлении на входы дешифратора 3 единичной комбинации сигна-, лов на выходе дешифратора 3 появля- ется единичный сигнал, который через соответствующий элемент И второй группы 4, открытый одним из единичных входных сигналов соответствующей схемы совпадения дешифратора 3, поступает на входы соответствующего элемента И третьей группы 5 и эле- мента И первой группы б. В случае исправной работы устройства триггер

10 находится в исходном состоянии, при котором едйничный сигнал с инверсного выхода триггера поступает на управляющие входы элементов И третьей группы 5, разрешая прохождение на выходы устройства, сопоставленные прямым кодам на входах устройства, единичных сигналов с выйодов элементов И первой группы 6, сопоставленных прямым кодам на входах дешифратора 3. Элементй И третьей труппы 5 в данном случае остаются в закрытом состоянии, так как сигнал на основном выходе триггера

10 нулевой.

Блок контроля 7 работает следующим образом. .При подаче на исправное устройство комбинации двоичных сигналов с четным числом единиц триггер контрольного разряда 11 находится в единичном состоянии, а на одном из выходов устройства, подключенных к сумматору 12, появляется единичный сигнал:. В соответствии с логикой работы сумматора 12 на его выходе появляется также единичный сигнал, при этом на выходе второго сумматора 13 — нулевой сигнал. При такой комбинации значений переменных сигнал ошибки должен быть равен нулю.

При подаче на вход устройства комбинации двоичных сигналов с нечетным числом единиц, блок работает аналогично, только триггер контроль ного разряда 11 находится в нулевом состоянии, на выходе второго сумматора 13 — единичный сигнал, а на выходе сумматора 12 — нулевой.

Для данной комбинации значений переменных сигнал ошибки также равен нулю.

При появлении любой из перечисленных однократных ошибок, одна из переменных принимает противоположное значение. Это приводит к тому, что при любой комбинации двоичных сигналов (с четным или нечетным числом единиц) на выходе блока контроля появляется единичный сигнал ошиб ки.

Единичный сигнал ошибки на входе

8 обнуляет регистр 2, а по счетному входу изменяет состояние триггера 10. При этом элементы И третьей

1012262

60 группы 5 закрь1ваются, запрещая прохождение на выходы .устройства, сопоставленные прямым кодам на входах устройства, сигналов с выходов элементов .И второй группы 4, сопоставленных прямым кодам на входах дешифратора 3, а элементы H первой группы б открываются, разрешая прохождение на выходы устройства, сопоставленные прямым кодам на входах устройства, сигналов с выходов эле- 10 ментов И второй группы 4, сопоставленных соответствующим инвертированным кодам на входах дешифратора 3.

При этом инвертирование кода происходит на сумматорах 1 по модулю 15 два за счет подачи на их входы единичного сигнала с основного выхода триггера 10, а вторичная посылка кода на схемы происходит по сигналу блока 7 контроля на выходе 9. При ттоявлении очередной ошибки сигнал с блока 7 контроля приводит устройство в исходное состояние.

Таким образом, сигнал на любом из выходов устройства может формироваться двумя каналами: схема совпадения, дешифрующая прямой код — элемент И 4 второй группы — элемент И 4 второй группы — выход устройства, схема совладения,дешифрирующая инвертированный сумматорами 1 прямой код, — элемент И второй группы 4 элемент И третьей группы 5.

Включение одной группы элементов .

И и выключение другой происходит по сигналу "Ошибка" с выхода блока 7 контроля.

Устройство при появлении описаннь!х выше ошибок, вызванных неисправностями или сбоями в работе конкрет.— ных элементов, работает следующим 40 образом.

Неисправность триггера регистра

2 проявляется тогда, когда при подаче входного сигнала, требующего изменения его состояния, он остает- 45 ся в прежнем состоянии. В результате на дешифратор 3 подается другой код, а на выходе устройства возбуждается не тот выход, который должен быть возбужден под действием входных сигналов устройства. Это обнаруживается блоком 7 контроля и после вторичной посылки сигналов на входы устройства происходит их инвертирование. В результате этого новый сигнал на входе неисправного триггера не требует изменения его состояния, т.е. неисправность не проявляется.

Возбуждение выхода устройства, сопоставленному поданному на входы устройся,ва прямому коду, происходит в этом случае по второму каналу, а первый будет закрыт соответствующим элементом И третьей группы 5.

Неисправности схем совпадений дешифратора 3 могут привести к ана- 65 логичной ошибке на ollíîì л.3 ыходов устройства (возбуждению лившс го выхода), если соответствующий неисправной схеме совпадения элемент И второй группы 4 будет закрыт. Влияние ошибки устраняется после инвертиро-, вания сигналов на входах схемы совла дения дешифратора 3, так как на соединенный с управляющим входом элемента И второй группы 4 вход схемы совпадения дешифратора 3 подается вместо единичного инвертированный (нулевой ) сигнал, который закрывает пропускающий ложный сигнал элемента

И третьей группы 5..

Неисправности, вызывающие ошибки типа 1 - О, приводят к аналогичным ошибкам на выходах устройства (отсутствие возбужденной шины). Влияние этих ошибок устраняется за счет воз- буждения необходимого выхода устройства по второму каналу, осуществляемого после инвертирования входных сигналов.

Неисправности сумматоров 1 ло модулю два могут привести к установке в ложное состояние одного из триггеров, в результате чего возбуждается другая выходная шина устройства, что обнаруживается блоком 7 контроля. Под действием сигнала ошибки изменяет свое состояние триггер 10, в результате чего изменяется один из входных сигналов неисправного элемента. Это приводит к тому, что несоответствие определяемого логикой работы выходного сигнала и ложного устраняется, все триггеры регистра устанавливаются в заданное состояние и на выходе устройства возбуждается заданная шина. в

Любая неисправность одного из элементов И первой, второй или третьей групп может быть критична только в том случае, когда управляющий сигнал требует его противоположного по отношению к вызванному неисправностью (неисправностями) состояния.

При обнаружении блоком 7 контроля ошибок, вызванных такими неисправностями (отсутствие возбужденного выхода при обрыве входа элемента И или возбуждение второго выхода при коротком замыкании элемента), изменяется триггер 10, и на неисправный элемент И подается управляющий сигнал, ненротиворечащий вызванному неисправностью состоянию. При этом сигнал с выхода некоторой схемы совпадения дешифратора 3, ложно проводимый (непроводимый) на выход устройства, снимается, так как единичный набор входных сигналов этой схемы заменяется нулевыми, а возбуждение необходимого выхода происходит по каналу дешифрации инвертированного кода.. 1012262

Неисправности блока 7 контроля могут вызвать ложный сигнал ошибки.

Это не выэйвает ошибки на его выходах.

Ситуация ложи ой невыдачи сигнала .ошибки не рассматривается, так как это может произойти при одновременной неисправности блока 7 контроля и одного иэ элементов остальной части устройства. условие же коррекции в устРойстве ошибок. вызванных неисправностями. нескольких элементов, не ставится.

При отсутствии других неисправностей неисправности триггера блока 7 контроля, вызывающие фиксацию

;его состояния,-.не вызывают ошибок 35 на выходе устройства, так как устройство правильно работает при нахож- . дении триггера в .любом состоянии.

Неисправности триггера контрольного разряда 11 могут привести к посылке ложного признака четности в блок 7 контроля и выдаче недостоверного сигнала ошибки в работе устройства, что приводит к.смене одного исправного канала дешифрации входи ных сигналов другим. Таким образом, если" сигнал ошибки на вымоде блока

7 контроля нигде, кроме выше укаэанных случаев, не используется, то неисправности триггера контрольного разряда 11 не являются критичными.

В предлагаемом устройстве кор-. ректируются любые ошибки дешифратора, вызванные однократными отказами

его элементов. Однако, в отличие от прототипа, для осуществления принципа дублирования замещением в предлагаемом устройстве требуется существенно меньше элементов,.так как вместо второго набора регистра, дешифратора и блока контроля регистра и дешифратора используется блок элементов сложения по модулю два.

Следовательно, предлагаемое устройство при одинаковой корректирующей способности наиболее вероятных ошибок значительно проще прототипа и может быть использовано при реше-. нии задач повышения надежности диск.- . ретных устройств в условиях минимальных аппаратурных затрат.

101226?

Составитель И. Сигалов

Редактор Л. Веселовская ТехредИ.Гергель

Корректор A. Ильин

Подписное

Филиал ППП "Патент", r. Ужгорюд, .ул. Проектная, 4

Заказ 2767/61 Тираж 704

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, москва, ж-35, Рауюская наб., д. 4/5