Цифровой инфранизкочастотный измеритель разности фаз

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (l% .(И) ую G 01 R 25/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ. (21) 3307047/18-21 (22) 25. 06.81 (46) 07.04.83. Бюл. )г 13 (72) 6.Н.Усов и А.А.Фролов

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР—

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (53) 621.317.77 (088.8) (56) 1. Смирнов П.Т. Цифровые фазометры. Л., "Энергия", 1974, с. 15-17, - 26-29 °

2. Патент США и 3663956, кл. 324/830 16.05 ° 72. (54) (57) ЦИФРОВОЙ ИНФРАНИЗКОЧАСТОТНЫЙ ИЗМЕРИТЕЛЬ РАЗНОСТИ ФАЗ, содержащий опорный и измерительный каналы преобразования, каждый иэ которых состоит из последовательно соединенных усилителя-ограничителя, дифференцирующей цепочки, триггера и электронного ключа, блок управления, дешифратор и цифровой индикатор, о тли чающий ся тем, что, сцелью повышения быстродействия, в него введены два интегратора, две аналогоюе запоминающие ячейки, дискретный делитель напряжения, сравнивающий блок, блок опорного напряжения, два делителя напряжения, сумматор, третий триггер, третий и четвертый электронные. ключи и семь распределяющих диодов, при этом вход:одного интегратора через электронный ключ опорного канала и вход другого интегратора через электронный ключ измерител,ьного канала и первый делитель напряжения подключены к блоку .опорного напряжения, к выходам интеграторов подключены аналоговые запоминающие ячейки, выход запоминающей ячейки измерительного канала соединен с одним входом сумматора, выход запоминающей ячейки опорного канала через последовательно соединенные второй делитель напряжения и третий электронный ключ соединен с другим входом сумматора, выход сумматора соединен с одним входом сравнивающего блока, другой вход которого через дискретный делитель соединен с выходом аналоговой запоминающей ячейки опорного канала, выход сравнивающего блока соединен с одним входом блока управления, другой вход которого подключен к входу триггера, опорного канала, выход дифференцирующей цепочки измерительного канала через Я четвертый электронный ключ, управляющий вход которого соединен с юходом триггера опорного канала и вторую пару распределяющих диодов соединен с входаьи триггера измерительного канала, через четвертый электронный ключ и третью пару распределяющих диодов " с входами третьего триггера, выход которого соединен с управ- ляющим входом третьего электронного ключа, шесть распределяющих диодов

1попарно подключены к входам триггеров так, что катод одного подкйючен к бдному входу триггера, анод друго-. го диода - к другому входу данного триггера, а анод первого и катод второго диодов объединены и подключены к выходам ооответствующих дифференцирующих цепючек, седьмой диод анодом подключен к выходу дифференцирующей цепочки опорного канала, а катодом,- к счетноМу входу триггера измерит.ельного канала.

10 l05 71

Изобретение относится к измерителям разности фаз двух электрических сигналов инфранизкой частоты и может быть использовано при исследовании и йастрой ке автомати чески х си стем 5 управления.

Известны цифровые измерители разнос и фаз инфр аниз кочастот ного ди апазона, построенные на основе преоб. разователя аналог-код время импульсно10 го кодирования и содержание два одинаковых канала - опорный и иэмерител ьный (1).

Недост ат ок и з вест ных из мерит елей вЪ состоит в низкой точности измерения.

Наиболее близким по технической сущности к предлагаемому является измеритель разности фаэ, содержащий опорный и измерительный каналы, формирующий блок опорного канала, состоя- 0 щий иэ усилителя ограничителя, дифФеренцирующей цепочки и триггера, вырабатывает строб-импульс, длительность которого равна периоду Т входных сигналов. Формирующий блок измерительного канала, идентичный формирующему блоку опорного канала, вырабаты влет строб-и мпул ьс, длит ел ьност ь которого t пропорциональна изменяемОй разности фаэ. Длительность сфор- 30 миро ванных строб-и мпул ьсов ре ги стрируются двоичными счетчиками в виде числа счетных импульсов стабильной частоты $2)

Дпя автоматического преобразования содержимого двоичных счетчиков в непосредственный отсчет угловых градусов используются так называемые двоичные умножители частоты (цифровые интеграторы последовательного счета) . 40

При этом время преобразования зависит от частоты исследуеьь х сигналов и сост а вля ет около восьми периодов входных сигналов.

Реал ьное время и змерения у всех известных измерителей разности фаз составляет не менее двух периодов исследуемых сигналов и в ряде случаев при частоте ниже 1 Гц может оказаться не приемлемым., Цель изобретения — повышение .быстродействия за счет уменьшения времени измерения разности фаз до значения, равного полупериоду исследуемых си гналов.

Поставленная цел ь дости гает ся тем, 55 что в цифровой инфранизкочастотный измерител ь разности фаз, содержащий опорный и измерительный каналы преобразования, каждый из которых состоит из последовательно соединенных усилителя -orp ани чителя, ди фференцирующей цепочки, триггера и электронного ключа, блок управления, дешифратор и цифровой индикатор, введены два интегратора, две аналоговые запоминающие ячейки, дискретный делитель напряжения, ср авни вающий блок, блок опорного напряжения, два делителя напряжения, сумматор, третий триггер, третий и четвертый электронные ключи и семь распределяющих диодов, при этом вход одного интегратора через электронный ключ опорного канала и вход другого интегратора через электронный .ключ измерительного канала и первый делитель напряжения подключены к блоку опор но го напряжения, к выходам интеграторов подключены аналоговые запоминающие я чей ки, выход запоминающей ячейки измерительного канала соединен с одним входом сумматора, выход запоминающей ячейки опорного канала через последовательно соединенные второй делитель напряжения и третий электронный кпюч соединен с другим входом сумматора, выход сумматора связан с одним входом сравни вающего блока, другой вход которого через дискретный делитель соединен с выходом аналоговой запоминающей ячейки опорного канала, выход сравнивающего блока связан с одним входом блока управления, другой вход которого подключен к входу триггера опорного канала, выход дифференцирующей цепочки измерительного канала через чет вертый электронный ключ, управляющий вход которого соединен с выходом триггера опорного канала, и вторую пару распределяющих диодов соединен с входами триггера измерительного канала, а через четвертый электронный ключ и третью пару распределяющих диодов - с входами третьего триггера, выход которого соединен с управляющим входом третьего электронного ключа, шесть распределяющих диодов попарно. подключены к входам триггеров так, что катод одного подключен к одному входу триггера, анод другого диода - к другому входу данного триггера, а анод первого и катод второго диодов объединены и подключены к выходам соответствующих дифференцирующих цепочек, седьмой диод анодом подкпючен к alxoду дифференцирующей цепочки опорно3 1010571 го канала; а катодом - к счетному измерительного;канапа за период T. входУ тРиггеРа измеРитепьного канала.,на входы триггеров 12 и 13 поступает

На Фиг. 1 представлена с РУктурнаЯ лишь один импульс - либо положитепьсхема цифРового инФРанизкочастотно ный л„бо отрицательный го измерителЯ Разности фаз, на фиг.2- Триггер 12 измерительного канала

ДиагРамьы напРЯжений, поЯснЯюнйе Ра- положительным импульсом опорного каботУ. УстРойства при Разности фаз мень Н а через диод 9 переводится в единич ше 180; на биг 3 - то же, при раз- ное состояние одновременно,с трдггеО О е, ности фаз больше 180 . Ром 11. При разности фаз меньшей 180

ЦиФРовой инфРанизкочастотный из-. щ триггер 12 положительным импульсом мерйтель разности фаз содержит Уси- измерительного канала через ключ 10 лители-ограничители 1-11-2 дифферен- . и диод 5 переводится в нулевое сос, цирующие цепочки 2-1 2 2, Распредели" тояние, а при разности Фаз, превышаютельные диоды 3-9, электронный ключ щей 180, - отрицательным импульсом из".

10, триггер 11 опорного канала, триг- <> измерительного канала через ключ 10

rep 12 измерительного канал@, триггер и диод 6. Следовательно, на выходе

l3 знака разности фаз, электРонные триггера 12 формируется строб.импульс, кпючи 14-1 14-2, делитель 15 напряже- дпительность которого при разности ния, блок 16 опорного напряжения, ин- фаз V < 180 равна интервалу времени теграторы 17-1-,17-2, аналого же за- z< пропорциональному измеряемой разпоьинающие ячейки 18-1-:18-2 делитель ности фаз. При разности Фаз Чх) 180

19 напряжения, электронный ключ 20, длительность строб-импульса на выходе сумматор 21, блок 22 управления, дис триггера 12 равна Ь, =4+- — (Фиг. 2) ° кретный делитель 23 напряжения, срав- Триггер 13 знака управляется теми же нивающий блок 24, дешифратор 25 и ци- >> импульсами измерительного канала, что цифровой индикатор 26. и триггер 12, Ч ричем положительным

На входы опорного и измерительно- импульсом через диод 7 он переводитго канапов подаются электричесю е . ся в нулевое состояние, а отрицательсигналы U< и О, разность Фаз между ным импульсом через диод 8 - в единичкоторыми необходимо измерить. Тригге- ное, Следовательно, при разности фаз ры 11 и 12 положительными импульсами меньше 180О триггер 13 постоянно бупо счетному входу переводятся из.од- дет находиться в нулевом состоянии, ного состояния в другое и отрицатель- а,при разности фаз больше 180 - в ными импульсаьи по другому входу мо- единичном. Триггер 13 управляет рабогут переводится из единичного состоя- той ключа 20.. ния в нулевое. Триггер 13 отрицатель- >> Строб-импульсы триггеров 11 и 12 ным. импульсом переводится в единич- открывают электронные ключи 14 1- .14-2 ное состояние, а положительним импуль- которые подключают входы интеграторов сом по другому входу - в нулевое сос- 17-1-.17-2 к блоку 16 опорного напрятояние. жения, причем интегратор 17-? изме-.

При поступлении входных сИгналов 4 рительного канала подкпючается, к блоку

01 и U на выходе дифференцирующих 16 опорного напряжения через делитель цепочек 2-1.-:2-2 формируются положи 15 напряжеАия коэффициент, деления тельные импульсы, соответствующие мо" которого равен 2.

I менту йерехода исследуемых сигналов: По окончании интервала времени,,через ноль из отрицательной области равного+, на выходе интегратора йв значений в положительные и отрицатель- 17-1 опорного -канала будет сформироные импульсы, соответствующие обрат- вано напряжение ному переходу (Фиг. 2) . Триггер 11 опорного канала положительным импульсом через диод 3 переводится в еди- . s0 где Ч - напряжение источника опорноничное состояние, а отрицательным им- го напряжения, пульсом через, диод- 4 - в нулевое, Ha . . K- коэффициент передачи интегратодов. его выходе формируется строб-.импульс, .: На выходе интегратора 17-2 измедлительность которого равна поло и- Рительного канала за это же время не периодами !2 входного сигнала. Зтим у сфор иРуется напряжение строб-импульсом открывается ключ. 10,, ::Ч =К „,„<. gOкоторый обеспечивает правильную рабо;., ---- — у ту триггеров 12 и 13. При этом из - Ж K 2.t y> при г1 71805 - 10105

Напряжения и и ОZ (либо V ) запоминаются аналоговыми запоминающими я чей ками (АЗЯ} 18-1-. 18-2.

Напряжение Ч„с выхода АЯЗ 18-1 опорного канала через дискретный делитель 23 поступает на один вход сравнивающего блока 24, На другой вход сравнивающего блока 24 поступает напряжение V с выхода .сумматора 21.

Выходное напряжение V сумматора 21 46 при любом значении разности Фаз пропорционально измеряемой разности фаз.

Действительно, при 9 Ó 180 ключ 20 закрыт и на один вход сумматора 21 поступает только напряжение Ч с вы- 15 хода АЗЯ 18-2 измерительного канала.

В этом случае

Ч

Ч =ч --К вЂ”

При разности фаз g< > 180 электронный 2О ключ 20 открыт и на другой вход суммат ор а 2 1 с вьi хода АЗЯ 1 8-1 опорного канал а через делител ь 19 с коэффици— ент ом деления, р авны м 2, посту пает напряжение, пропорционал ьное полупериоду1 )2 входного сигнала. В этом случае напряжение на выходе сумматора

21 будет

М =М +-=1 -g +K — — =K — g

Ф Ч i VТ с зо

По окончании формирования интервалаТ/2 с опорн.ого канала через диод

4 поступает сигнал на блок 22 управления, который по этому сигналу включает в работу дискретный делитель 23 напряжения,и начинается процесс урав-. новешивания. При наступлении равенства М 1+у- =Чс, где К - коэффициент деления дискретного делителя напряжения, сравнивающий блок 24 выдает сигнал на блок 22 управления, который

4Î вырабатывает сигнал, поступающий на делитель 23 для прекращения процесса уравновешивания и обнуляет содерто получим

Ъ60

j адьо к >»

Следоват еп ьно, код, соот вет.ст ву— ющий коэффициенту деления дискретного делителя, соот вет ствует коду измеряемой разности фаз . от куда

Таким образом, введение распределяющих диодов, двух ключей, триггера знака, двух делителей напряжения, блока опорного напряжения, интеграторов, запоминающих ячеек и сумматора позволяет свести время получения измерительной информации и до полупериода входных напряжений, а применение дискретного делителя . и сравнивающего блока получить время ,ht преобразования информации не более 10 мкс.Кроме того, введение тре-: тьего триггера знака позволяет измерять разность Фаз в диапазоне от 0 до Юо.

71 4 жимое запоминающих ячеек 18-1- .18-2 и интеграторов 17-1т17-2 и тем саум готовит их к работе в следующем периоде .

По окончании уравновешивания напряжений Ч„и Чс код, соответствующий коэффициенту деления дискретного делителя 23, через дешифратор

25 поступает на цифровой индикатор

26 . Код, сост вет ст вующий коэффициенту деления, я вляется кодом и змеряемой разности фаз.

Дей ст вител ьно, при наступлении равенства Ч ° К =V получим о

Ч„ щ -

Если учесть, что "

Ц )("Т 360

1010571

1010571

1010571 е» Ф ада,у

ВНИИПИ Заказ 2483/35 Тираж 708 Подписное ю

Филиал flllA "Патент", г. Ужгород, ул. Проектная, 4