Устройство для обмена информацией между цифровой вычислительной машиной и внешними устройствами

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советскик

Социаяистическик

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву(22) Заявлено 06, 10. 81(21) 3342355/18-24 (вт1М. Nll. с присоединением заявки №G 06 F 3/04

ГосударственнмЯ комнтет

СССР по делам нзобретеннЯ н открытнЯ (23) Приоритет (33} УДК681. 325 (088.8) Опубликовано 0703,83. Бюллетень ¹ 9

Дата опубликования описания 020383 (72) Автор изобретения

В.П.Хельвас (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ОБМЕНА ИНФОРМАЦИЕЙ МЕЖПУ

ЦИФРОВОЙ НЯЧИСЛИТЕЛЬНОЙ МАШИНОЙ

И ВНЕШНИМИ УСТРОЙСТВАМИ

Изобретение относится к вычислительной технике и может быть использовано в качестве мультиплексного канала ЦВМ для органиэации обмена информацией без прерывания работы

ЦВМ и без использования ЦВМ для выполнения подготовительных и заключительных операций по обмену.

Известно устройство обмена, которое содержит счетчик количества обменов (счетчик количества слбв), регистр адреса с модификатором адреса (счетчик текущего адреса), схему управления (блок управления), первый выход которого подключен к модификатору адреса, второй - к центральному процессору, а третий является выходом канала, управляющий вход схемы управления соединен с управляющим выходом центрального процессора. Такое устройство обмена называют селекторным каналом. Через селекторный канал к

ЦВМ подключается одно ВУ или группа

ВУ, работающих с разделением во времени. Операция ввода-вывода начинается в канале по запросу ЦВМ. Если канал не занят выполнением ранее поступившей команды ввода-вывода, то программой ЦВМ в канал выдается ко.мандное слово, содержащее номер внешнего устройства, величину передаваемого массива, начальный адрес массива, код операции..На основании этих данных обеспечивается подключение селекторного канала к соответствующему

ВУ и передача заданного массива информации 1 1).

НедОстатком известного устройства является низкое быстродействие, обусловленное тем, что обмен осуществляется по инициативе ЦВМ, и.если инициатором обмена в какой-либо системе является внешнее устройство; то оно должно выдать .в ЦВМ сигнал внешнего запроса типа "прерывание.", перевести

ЦВМ на программу подготовки селекторного канала к обмену, т.е. время между запросом и началом обмена составляет

„время реакции ЦВМ на внешний запрос типа

20 "прерывание" и время выполнения програмьи подготовки селекторного канала

Кроме этого, для передачи каждого " . слова иэ ВУ в ОЗУ ЦВМ требуется, как . минимум, два рабочих цикла ЦВМ, поскольку внешнее устройство работает с ЦВМ несинхронно.

Организация обмена между ЦВМ и ВУ через мультиплексный канал также широко известна.

1003066

Наиболее блиэким к изобретению rio совокупности существенных признакон является устройство обмена (мультиплексный канал), содержащее блок обработки запросов, шифратор, схему управления элементы ИЛИ, регистр команды, модификатор адреса и счетчик количестна слов, первые входы блока обработки запросов являются входами канала, первый выхоД схемы управления подключен к модификатору адреса, вто-10 рой — к центральному процессору (ЦП), а третий является выходом канала, управляющий вход схемы управления соединен с управляющим выходом ЦП.

При организации обмена информацией 15 между ЦВМ и внешними устройствами с помощью мультиплексного канала необходимо выполнить следующую последовательность операций: посылку из ЦВМ в канал адреса 20 ячейки внутренней памяти, в которой находится командное слово, формирование ЦВМ запроса на передачу командного слова," обработку запроса в канале (в 25 схеме выбора запроса), выдачу командного слова в канал, выдачу сигнала "Н ачало р аботы" в адресуемое ВУ; — передачу информации и модифика- З0 цию командного слова, перепись командного слова в область исполняемых командных слов внутренней памяти.

Мультиплексные каналы систем высокой произнодительности осуществляют передачу одного байта информации за время порядка 20-30 мкс при времени обращения в ОЗУ 1-2 мкс. tIo некоторым данным это время может достигать 40

100 мкс. Это время будет еще больше, если учесть время, расходуемое на передачу служебной и управляющей информации и передачу полноразрядных слов (3-4 байта). Причем данные о быстро- 45 действии приводятся для случая, когда инициатором обмена является программа ЦВМ. Если же инициатором является внешнее устройство, то к указанному времени необходимо добавить 50 время реакции ЦВМ на внешний запрос типа "Прерывание", которое при рабочем цикле ЦВМ T =1,6 мкс составляет .

I порядка 20 мкс, и время выполнения программы более высокого уровня при- 55 оритета по отношению к рассматриваемой программе запуска канала (2 1.

Такое быстродействие обмена нельзя признать удовлетворительным для целого ряда внешних устройств и ре- .60 жимов работы отдельных управляющих вычислительных систем, что является недостатком мультиплексного канала.

Цель изобретения - повышение быстродействия. 65

Поставленная цель достигается тем, что н устройство для обмена информацией между ЦВМ и внешними устройствами, содержащее многокаиальный блок приоритета, блок управления, счетчик слов, счетчик адреса, регистр команд, шифратор, элемент ИЛИ, причем первый выход счетчика слов соединен с первым входом блока приоритета, первая группа входов устройства соединена с группой запускающих входон блока приоритета, вторая группа вхо.дон устройства соединена с группой

i запросных входов блока приоритета, второй вход блока приоритета и первый вход блока управления соединены с первым входом устройства, третий вход блока приоритета соединен с первым выходом блока управления, группа запускающих выходов блока приоритета соединена с первой группой входов блока управления, группа запросных выходов блока приоритета соединена с второй группой входов блока управления, второй выход блока управления соединен со счетными входами счетчиков слов и адреса, третий выход бло- . ка управления соединен с входами раэрешения выдачи счетчиков слов и адреса, четвертый выход блока управления, соединен с входами разрешения приема счетчиков слов и адреса, пятый выход блока управления соединен с первым входом шифратора и с первым выходом устройства, первая группа выходов блока управления соединена с группбй опросных выходов устройства, выход канала многоканального блока приоритета соединен с разрешающим входом последующего канала блока приоритета, введены блок памяти, блок адресации, блок синхронизации, регистр данных и триггер, причем второй вход устройства соединен с информационным входом блока адресации, с первым информационным входом блока памяти и с нторым выходом устройства, третий и четвертый входы которого соединены соответственно с первым и вторым синхровходами блока адресации, первые выходы блока адресации и блока управления через элемент ИЛИ соединены с первым входом записи блока памяти, второй выход блока адресации и шестой ныход блока управления соединены с адресным входом блока памяти, третий выход блока адресации и седьмой выход блока управления соединены соответственно с вторым входом записи и с входом считывания блока памяти, выход которого соединен с информационными входами счетчика слов, счетчика адре- са и регистра команд и с первым входом триггера, выходы шифратора и регистра команд соединены с третьим выходом устройства, выходы счетчика слов и счетчика адреса соединены с вторым информационныл входом блока

1003066 памяти, пятый и восьмой выходы блока управления соединены соответсТвенно с входами разрешения выдачи и приема регистра команд, четвертый выход блока управления соединен.с вторым входом триггера, выход которого соединен 5 с вторыми входами шифратора и блока управления, вторым информационным входом блока памяти, вторым входом блока синхронизации, первая группа выходов блока управления соединена с группой входов блока синхронизации, первый вход которого соединен с пятым входом устройства и с управляющим входом регистра данных, информацион ный вход которого и выход соединены 15 соответственно с шестым входом и четвертым выходом устройства, а выход

5лока синхронизации соединен с третьим входом блока управления и пятым выходом устройства. 20

При этом блок управления содержит шифратор, группу элементов ИЛИ, два формирователя импульсов, триггер, элемент 2Н-ИЛИ, три элемента ИЛИ.два 25 элемента задержки, три элемента И и многоканальный узел формирования сигналов опроса, причем входы первой и второй групп входов блока соединены соответственно с первыми и 30 вторыми входами соответствующих элементов группы элементов ИЛИ, входы второй группы входов блока через первый элемент ИЛИ соединены с первыми входами первого элемента И и элемента 2И-ИЛИ, выходы элементов группы элементов ИЛИ соединены с входами шифратора и через второй элемент ИЛИ с входом первого формирователя импульсов, выход которого соединен с 40 вторым входом элемента 2И-ИЛИ, с седьмым выходом блока и с первым входом второго элемента И, второй вход которого через первый элемент задержки соединен с выходом первого формирователя импульсов, выход второго элемента И соединен с четвертым выходом блока, с входом второго формирователя импульсов и с установочным входом триггера, выход второго формирователя импульсов соединен. с вторым 50 входом первого элемента И, с третьим, входом элемента 2И-ИЛИ, с третьим выходом блока и с первым входом третьего элемента И, второй вход которого соединен с выходом второго форми- 55 рователя импульсов через второй элемент задержки, выход которого через третий элемент ИЛИ соединен с третьим входом первого элемента И, выходы первого, третьего элементов И и триг-.Щ гера соединены соответственно с вторым, первым и с пятым выходами блока, выходы шифратора и элемента

2И-ИЛЙ соединены с шестым выходом блока, каждый канал Узла формирова- 65 ния сигналов опроса содержит два элемента ЗИ-.ИЛИ и триггер, выход которого соединен с соответствующим выходом группы выходов блока, первый вход блока соединен с сбросовым входом триггера блока и с первыми и четвертыми входами элементов ЗИ-ИЛИ канала, второй вход блока соединен с вторым и пятым входами элементов ЗИ-ИЛИ канала, третьи и шестые входы элементов

ЗИ-ИЛИ каналов соединены с третьим входом блока, выходы элементов ЗИ-ИЛИ канала соединены с входами триггера канала.

Кроме того, блок адресации содержит два регистра, дешифратор, триггер, элемент И и формирователь импульсов, причем информационный вход блока соединен с информационными входами регистров, с Ч-входами регистров и

О-.входом триггера, первый синхровход блока соединен с С-входами регистров и триггера, второй синхровход блока соединен с первым входом элемента И и через формирователь импульса с й-входами второго регистра и триггера, выход которого соединен с вторым входом элемента И, выход которого

1соединен с тактовым входом дешифратора, информационный вход которого и первый и второй выходы, соединены соответственно с выходом второго регистра и с третьим и первым Выходами блока, второй выход которого является выходом первого регистра.

Причем блок синхронизации содержит генератор импульсов, распределитель импульсов, счетчик, два элемента

И, элемент ИЛИ, элемент 2И-HJIH u триггер, причем группа входов блока через элемент ИЛИ соединена с первым установочным входом триггера, второй вход блока соединен с вторым установочным входом триггера, первый выход генератора импульсов соединен с первым и вторым входами элемента 2И-ИЛИ и с первым входом распределителя импульсов, второй вход которого соединен с выходом первого элемента И, первый вход которого и первый вход второго элемента И соединеяы с вторым выходом генератора импульсов, первый вход блока и выход счетчика соединены соответственно с третьим и четвертым входами элемента 2Н-ИЛИ, выход которого соединен с входами сброса триггера и счетчика, прямой и инверсный выходы триггера соединены соответ ственно с вторыми входами второго и первого элементов И, выход второго элемента И соединен с счетным входом счетчика, а выход распределителя импульсов является выходом блока.

На фиг.1.представлена структурная схема устройства," на Фиг.2 — структурная схема блока адресации, на фиг.3 — структурная схема блока уп1003066 равления, на фиг.4 - структурная схема блока синхронизации,, на фиг.5временная диаграмма работы блока синхронизации, на фиг.б - временная диаграмма подготовки к обмену, на . фиг.7 — временная диаграмма передачи массина информации.

Устройство обмена содержит (фиг.1) каналы 1, блок .2 памяти, блок 3 управления, блок 4 адресации, блок 5 синхронизации, счетчик б слов, счетчик 7 адреса, регистр 8 команд, регистр 9 данных, шифратор 10, триггер

11, элемент ИЛИ 12, триггеры 13-17, элементы И 18 и 19, первый выход 20 блока адресации, входы 21 первой t5 группы входов блока управления, входы 22 второй группы входон блока управления, первый выход 23, седьмой выход 24, второй выход 25, третий выход 26, четвертый выход 27, вось- Щ мой выход 28, пятый выход 29 блока управления, третий выход 30 блока адресации, первый выход 31 счетчика слов, второй выход 32 счетчика слов, первый вход 33 блока синхронизации, 25 выход 34 канала, блок 35 приоритета, первая 36 и вторая 37 группы нходов устройства, первый 38, второй 39, третий 40, четвертый 41 пятый 42 и шестой 43 входы устройства, первый 3()

44, второй 45, четвертый 46, пятый

47 выходы устройства, группа 48 выхо . дон устройства, третий выход 49 уст ройства, третий 50, второй 51, первый

52 входы и группа 53 выходов блока управления. Позицией 54 обозначена

ЦВМ.

Блок адресации (фиг.2) содержит первый регистр 55, второй регистр 56, триггер 57, элемент И 58, дешифратор

59, формирователь 60 импульсов.

Блок управления (фиг.3 ) содержит группу 61 элементов ИЛИ, шифратор 62, второй элемент ИЛИ 63, первый формирователь импульсов 64, второй элемент И 65, первый элемент задерж- 45 ки бб, элемент 2И-ИЛИ 67, второй формирователь импульсов 68, второй элемент задержки 69,третий элемент И 70, третий элемент ИЛИ 71, первый элемент

И 72, первый элемент ЙЛИ 73, триггер 50

74, элементы 2И-ИЛИ 75 и 76, триггер

77, канал 78, узел 79 формирования сигналов опроса.

Блок синхронизации (фиг.4 ) coooep- 5> жит элемент ИЛИ 80, элемент 2И-ИЛИ

81 и триггер 82, генератор 83 импульсов, элементы И 84 и 85, счетчик 86, распределитель 87 импульсов.

Устройство работает с несколькими 60 каналами обмена. Для обеспечения работы устройства эа каждым каналом в буферном запоминающем устройстве (БЗУ) закрепляется пара ячеек, в которых хранятся управляющие слова, ха- у рактеризующие начальные и текущие характеристики передаваемых массивов.

Устрой ство р а ботает в трех режимах: подготовки устройства обмена (УО) к работе, подготовки соответствующего канала к передаче массива информации, передачи массива информации.

Режим подготовки к работе.

Весь массив блока памяти делится на дне равные области, причем количестно ячеек в каждой из них равно количеству канаЛов обмена.

В первой области записываются и хранятся управляющие слова, определяющие начальные характеристики массивон информации, передаваемых по всем каналам. Во нторой области блока памяти хранятся управляющие слова, определяющие текущие характеристики соответствующих массивов (количество слов, переданных через канал, адрес

: в ОЗУ UBM очередного слона информации и признака операции "Ввод" или "Вы вод") .

Разделение поля памяти на две части осуществляется изменением адреса в одном из старших разрядов.

Запись управляющих слов и первую

I область памяти производится программой начального пуска I1BM (как правило, после включения питания). Запись производится двумя командами ЦВМ.

Первой командой выдается первое управляющее слово (УСЛ 1), второй - o второе управляющее слово l УСЛ 2 ). Отдельные разряды УСЛ 1 определяют: признак устройства обмена, - условный адрес блока памяти (позволяющий обращаться к нему программе ЦВМ), адрес ячейки блока памяти.

УСЛ 2 содержит начальный адрес, количество слов массива и признаки ( пе рации обмен а (ввод- вывод ), передааеьых по соответствующему каналу.

УСЛ 1 из ЦВМ по входу 39 устройства поступает на вход блока 4 адресации.

При наличии в УСЛ 1 признака устройства обмена, поступающего íà V-вход регистров 55 и 56 и íà D-нход триггера 57 (фиг.2), в них записывается . . УСЛ 1, причем в регистр 55 записынается та часть УСЛ 1-, которой осуществляется программное управление устройством обмена, н регистр 56 записывается адрес ячейки блока 2, куда необходимо поместить УСЛ 2, а в триггер 57 - признак обращения к блоку 2 программы ЦВМ.

Следом за УСЛ 1 нэ ЦВМ выдается

УСЛ 2, сопровождаемое с входа 40 сИгналом синхронизации "Синх. Инф. ".

При этом дешифратором 59 блока 4 адресации на выходе 30 формируется сигнал "Зп.Адр.", которым осуществляет1003066

Таким образом, осуществляется переме10

I ся запись УСЛ 2 в первую зону блока

2 по адресу, установленному на регистре 56. Подобным образом заполняется вся первая область блока 2, после чего устройство готово к работе.

Режим подготовки к передаче масси-. ва информации.

Подготовка к обмену осуществляется по инициативе соответствункжго внешнего устройства (ВУ). Все каналы размещены в порядке убывания приоритета { на фиг.1 сверху вниз). Дисциплина обслуживания внешних запросов по передаче масаивов информации - с абсолютными приоритетами, т.е. при поступлении запроса на передачу сло- 15 ва массива в канал высшего приорите. та приостанавливается передача массива через канал низшего приоритета с последующим возобновлением этой передачи. 20

Для подготовки к обмену ВУ выдает через группу входов 36 в соответствующий канал 1 блока 35. сигнал "Нач.. массива", который фиксируется триггерами 13 и 14 канала 1 блока 35. Вы- 25 ходным сигналом триггера 14 по одному из тактовых импульсов { на фиг.1 по

ТИ8) устанавливается в единичное состояние триггер 15, выходным сигналом которого через .элемент И 18, при на-30 личин на его втором входе разрешаю-

mего потенциала от каналов 1 высшего приоритета, формируется сигнал, поступающий на вход 2 1 блока 2 и далее на вход соответствукщего элемен- 35 та ИЛИ группы 61 блока 3 управления.

Одновременно сбрасывается в нулевое состояние триггер 14. По сигналу с выхода одного из элементов ИЛИ группы 61 шиФратором 62 блока 3 управле- 40 ния формируется адрес ячейки первой зоны блока 2, передаваемый на вход блока 2 ° Одновременно, на элементе

ИЛИ б 3, формирователе 64, элементе задержки 66 и элементе И б 5 блок а 3 управления формируются сигналы "Считывание" и "ПКС,{,", которыми обеспечивается считйвание управляющего слова из соответствующей ячейки первой зоны блока

2 и запись его в счетчик б слов, счет50 чик 7 адреса и триггер 11. Признак операции определяет направление передачи массива информации (ввод-вывод ).

На формирователе 68, элементе задерж си 69 и элементе И;70 формируются . 55 сигналы Запись и ВКС4 у которыми рбеспечивается перезапись содержимого счетчиков б и 7 и триггера 11 соответствующую ячейку второй зоны. Изменение номера зоны блока 2 производит-60 ся блоком 3 управления, в котором сигналом "ВКС " через элемент 2И-ИЛИ

467 формируется дополнительный адресный разряд, являющийся признаком зоны ("0" — первая эона, "1" - вторая). 55 щенке управляющего слова из первой зоны во вторую, причем считывание управляющего слова из первой зоны осуществляется без его разрушения, т.е. в первой зоне хранятся начальные условия всех массивов в течение всего времени работы устройства обмена.

Этим обеспечивается возможность цик=. лической передачи массивов информации между ЦВМ и ВУ по любому из каналов обмена. После перемещения управляющего слова во вторую .зону блока 2 соответствующий канал готов к передаче массива информации.

Режим передачи массива, информации.

Инициация передачи отдельных слов массива осуществляется ВУ, которым выдается сигнал "Запрос", причем каждый следующий запрос выдается после передачи слова информации по предыдущему, т.е. используется асинхронный способ передачи информации.

Сигнал "Запрос" поступает на один из 5 -входов триггера 16 канала 1 блока 35 и фиксируется, им при напичии йа двух остальных 9-входах разрешающих потенциалов с выходов триггеров

13 и 17, т.е. при условии, что в этот канал предварительно поступил сигнал

"Нач.массива", и закончилась передача предыдущего слова информации. Состояние триггера 16 по .одному из тактовых импульсов (на Фнг.1 по ТИ8) переписывается в триггер 17, выходным сигналом которого через элемент

И 19 (при наличии разрешающего потен- „ циала на втором входе этого элемента на выходе блока 35 формируется сигнал, поступающий по соответствующему входу группы входов 22 в блок 3 управления. В блоке 3 управления через соответствующий элемент ИЛИ группы

61 он поступает на вход шифратора 62, на выходе которого формируется код адреса ячейки второй эоны блока.2.

Кроме этого, на элементе ИЛИ 63, формирователе 64, элементе задержки

66 и элементе И 65 формируются сигналы "Считывание" и "ПКС4 (.ПКРг ) которыми производится считывание управляющего слова,из блока 2 и прием его в счетчики 6 и 7 и триггер 11.

Одновременно код текущего адреса записывается в регистр 8 команды. На триггере 74 блока 3 управления формируется сигнал "ПНК (BKP )", которЫй поступает на вход ЦВМ, как сигнал непрограммированного запроса. Кроме то ( о, этим сигналом осуществляется cm ывание адреса из регистра 8 команд и кода операции из шифратора 10, и установление тем саьым на группе командных шнн ЦВМ кода непрограммированной команды. Из сигнала "IIKC4, (ПКР{-)" в блоке 3 управления нафор-i мирователе 68, элементе задержки 69

1003066

12 элементах И 70 и 72 и элементе ИЛИ

71 формируются сигналы "+1", "ВКС

"Запись", которыми осуществляется соответственно модификация счетчиков б и 7, выдача модифицированных кодов и запись их, а также состояния триггера 11, в ячейку второй зоны блока

2, иэ Которой было считано предыдущее УСЛ 2,:адрес которого определяется шифратором 62, Таким образом, в блоке 2 подготовлено УСЛ 2 для передачи очередного слова информации по соответствующему каналу.

При выполнении непрограммированного запроса между ЦВМ и ВУ передается одно слово информации (направление 15 передачи определяется триггером 11) при этом из ЦВМ выдается сигнал "HK принята", из которого на элементах

2И-ИЛИ 75 и 76 и триггере 77 формируются сигналы "Опрос ВУ",,и сбрасы- Qp вается триггер 17 кайала 1 блока 35, подготавливая канал к приему следующего запроса.

При выводе информации из ЦВМ информационное слово, передаваемое по группе информационных шин вывода

"Инф. ЦВМ", сопровождается сигналом

"Опрос ВУ".

При вводе информации из блока 3 управления выдается во внешнее уст- gp ройство сигнал "Опрос ВУ", которым в блоке 5 синхронизации останавливается тактирующий автомат. Сигналом

"Опрос ВУ" во внешнем устройстве считывается код информации и сопровож-.. З5 даеьый сигналом "Синхр.ВУ" записыва ется в регистр 9. Одновременно возобновляется работа тактирующего автомата и выполняется операция ввода информации из регистра 9 в ячейку ОЗУ

ЦВМ, адрес которой указан в коде непрограммированной команды, считываемой с регистра 8 команд и шифрато-. ра 10.

Управление работой тактирующего 45 автомата (распределителя импульсов ) при опросе датчиков информации позволяет повысить быстродействие операций ввода информации в ЦВМ. Быстродействие операций ввода в ЦВМ зависит от длины кабельной магистрали между ЦВМ и ВУ. Поскольку датчики информации. размещены от ЦВМ на расстояниях от нескольких метров до нескольких сотен метров, то время выполнения операций ввода зависит от задержки в ка. 5э беле и различно для разных датчиков.

Обычно устройство обмена рассчитывается на максимальное время выполне ния операций обмена, тем самым снижая быстродействие обмена с датчиками в 60 непосредственной близости от ЦВМ.

В изобретении с помощью блока 5 синхронизации осуществляется измене- ние времени опроса датчика. в зависи,мости от его расстояния до ЦВМ. 65

В исходном состоянии счетчик 86 и триггер 82 установлены в нулевое состояние. Потенциалами с выходов триггера 82 через элемент 84 разрешено поступление импульсов на вход распределителя 87 импульсов. Таким образом, в исходном состоянии на выходе распределителя 87 импульсов формируется последовательность тактовых импульсов ТИ1...ТИ8 с периодом повторения, определяемам периодом выходных сигналов ГИ1 и ГИ2 генератора 83, причем тактовые импульсы с четными номерами формируются от импульсов ГИ2, а нечетные = от импульсов ГИ1. В этом режиме работы блока 5 синхронизации выполняются все операции ЦВМ за исключением операции ввода информации.

В операции ввода (наличие признака "ПВв" на одном из g -входов триггера 82 сигналом "Опрос ВУ" через элемент ИЛИ 80 устанавливается в единичное состояние триггер 82, при этом на элементе И 84 блокируется подача импульсов ГИ2 на вход распределителя 87 импульсов, останавливая тем саум работу распределителя 87 импульсов (на фиг.5 последний сформированный импульс ТИ7).

Одновременно через элемент И 85 разрешается поступление импульсов

ГИ2 на вход счетчика 86.

При получении информации от датчика одновременно с ее записью в регистр 9 сигналом "Синхр.ВУ" через элемент 2И-ИЛИ 81 сбрасываются счетчик 86 и триггер 82, возобновляется поступление импульсов ГИ2 на расггределитель 87, который продолжает формирование последовательности тактовых импульсов. Таким образом, задержка в работе распределителя определя-" ется интервалом времени между сигналами "Опрос ВУ" и "Синхр. ВУ", т.е. фактически временем прохождения сигнала от ЦВМ до датчика и обратно.

Если по каким-либо причинам сигнал "Синхр.ВУ" не поступал в блок 5 синхронизации (неисправность ВУ или линии передачи), то счетчиком 86 формируется сигнал, которым сбрасывается триггер 82, восстанавливается работа распределителя 87 импульсов, а операция ввода информации от .неисправного датчика заканчивается вводом нулевого кода, т.е. информация от неисправных датчиков не принимается.

После передачи последнего слова информации счетчиком б слов формируется сигнал "Конец массива", который с выхода 31 сбрасывает триггер 13 канала 1 блока 35, подготавливая соответствующий канал к передаче нового массива информации.

10 03066

Для подтверждения выигрыша э быстродействии произведем в общем вице оценку быстродействия известного .Й предлагаемого устройств.

В известном устройстве время на передачу массива информации между

ОЗУ ЦБМ и ВУ с момента поступления запроса от ВУ на передачу массива составляет

1 1ием+ иодг, » Исчкомсь+

+Ф,+» сь м комск t

30 где

Сч ком,сл

Формула изобретения

1. Устройство для обмена информацией между цифровой вычислительной машиной и внешними устройствами,содержащее многоканальный блок приори- 50 тета, блок управления, счетчик слов, счетчик адреса, регистр команд, шифратор, элемент ИЛИ, причем выход счет чика слов соединен с первым входом, блока приоритета, первая группа вхо- 55 дов устройства соединена с группой запускающих входов блока приоритета, вторая группа входов устройства соединена с группой запросных входов блока приоритета, второй вход блока 60 приоритета и первый вход блока управления соединены с первым входом устройства, третий вход блока приоритета соединен с первым выходом блока управления, группа запускающих выхо 65 время, необходимое для считывания командного слова иэ внутренней памяти, р - время реакции ЦВМ на внешний запрос типа "прерывание"; время подготовки канала к обмену, 20 сл — время на передачу одного слова массива и - число слов в массиве, 25 время, необходимое для модификации командного слова и его записи в память

В предлагаемом устройстве время 30 на передачу массива информации между

ОЗУ ЦВМ и ВУ с момента поступления запроса от ВУ на передачу массива (выдача из ВУ сигнала "Нач.массива" ) составляет 35 ин. где Ф,„ „ — время, необходимое для подготовки канала к передаче массива.

Очевидно, что время, необходимое 40 для передачи массива информации при использовании .предлагаемого устройства, является минимальным. дов блока приоритета соединена с первой группой входов блока управления, группа запросных выходов блока приоритета соединена с второй группой входов блока управления, второй выход блока управления соединен со счетными входами счетчиков слов и адреса, третий выход блока управления соединен с входами разрешения выдачи счет чиков слов и адреса, четвертый выход блока Управления соединен с входами разрешения приема счетчиков слов и адреса, пятый выход блока управления соединен с первым входом шифратора и с первым выходом устройства, первая группа выходов блока управления соединена с группой опросных выходов устройства, выход канала многоканального блока приоритета соединен с разрешающим входом последующего канала блока приоритета, о т л ич а ю ще е с я тем, что, с.целью повышения быстродействия устройства, оно содержит блок памяти, блок адресации, блок синхронизации, регистр данных .и триггер, причем второй вход устройства соединен с информационным входом блока адресации, с первым информационным входом блока памяти и с вторым выходом устройства, третий и четвертый входы которого соединены соответственно с первым и вторым синхровходами блока адресации, первые выходы блока адресации и блока управления через элемент HJIH соединены с первым входом записи блока памяти, второй выход блока адресации и шестой выход блока управления соединены с адресным входом блока памяти, третий выход блока адресации и седьмой выход блока управления соединены со ответственно с вторым входом записи и с входом считывания блока памяти, выход которого соединен с информационными входами счетчика слоэ, счетчика адреса и регистра команд и с первым входом триггера, выходы шифратора и регистра команд соединены с третьим выходом устройства, выходы счетчика слов и счетчика адреса соединены с вторым информационным входом блока памяти, пятый и восьмой выходы блока управления соединены соответственно с входами разрешения выдачи и приема регистра команд, четвертый выход блока управления соединен с вторым входом триггера, выход которого соединен с вторыми входами шифратора и блока управления, вторым информационным входом блока памяти, и вторым входом блока синхронизации, первая группа выходов блока управления соединена с группой входов блока синхронизации, первый вход: которого соединен с пятым входом устройства и с управляющим входом регистра данных, информационный вход которого и выход соеди16

1003066

15 нены соответственно с шестым входом и с четнертым выходом устройства, а выход блока синхронизации соединен с третьим входом блока управления и с пятым выходом устройства.

2. Устройство по п.1, о т л и ч а- 5 ю щ е е с я тем, что блок управления содержит шифратор, группу элементов ИЛИ, два формирователя импульсов, триггер, элемент 2И-ИЛИ, три элемента ИЛИ, дна элемента задержки, три элемента И и многоканальный узел формирования сигналов опроса, причем входы первой и второй групп входов блока соединены соответственно с первыми и вторыми входами соответствую- 15 щих элементов группы элементов ИЛИ, входы второй группы входов блока через первый элемент ИЛИ соединены с первыми входами первого элемента И и элемента 2И-ИЛИ, выходы элементов рО группы элементов ИЛИ соединены с входами шифратора и через второй элемент ИЛИ с входом перного формирователя импульса, выход которого соединен с вторым входом элемента 2И-ИЛИ, 25 с седьмым ныходом блока и с первым входом второго элемента И, второй вход которого через первый элемент задержки соединен с выходом первого формирователя импульсон, выход второго элемента И соединен с четвертыМ выходом блока, с входом второго фор- мирователя импульсов и с установочным входом триггера, выход второго формирователя импульсов соединен с вторым входом первого элемента. И, с третьим входом элемента 2И-ИЛИ, с третьим нходом блока и с первым входом третьего элемента И, второй вход которого соединен с выходом второго формирователя импульсов через второй. 4О элемент задержки, выход которого через третий элемент ИЛИ соединен с третьим входом первого элемента И, выходы первого, третьего элементов И и триггера соединены соответственно 45 с вторым, первым и с пятым выходами блока, выходы шифратора и элемента

2И-ИЛИ соединены с шестым выходом блока, каждый канал узла формирова- . ния сигналов опроса содержит два эле-$Q мента ЗИ-ИЛИ и триггер, выход которого соединен с соответствующим выходом группы выходов блока, первый вход блока соединен с сбросоным входом триггера и с первыми и четвертыми 55 входами элементов ЗИ-ИЛИ канала, второй вход блока соединен с вторым и пятым входами элементов ЗИ-ИЛИ канала, третьи и шестые входы элементов

ЗИ-ИЛИ каналон соединены с третьим входом блока, выходы элементов ЗИ-ИЛИ: канала соединены с входами триггера канала.

3. Устройство по п ° 1, о т л и ч а ю щ е е с я тем, что блок адресации содержит два регистра, дешифратор, триггер, элемент И и формирователь импульсов, причем информационный вход блока соединен с информационными входами регистров, с V-входаьи регистров и 0-входом триггера, первый синхронход блока соединен с С-входами регистров и триггера, второй синхровход блока соединен с первым нходоМ элемента И и через формирователь импульса с R-входами второго регистра и триггера, выход которого соединен с вторым входом элемента И, выход которого соединен с тактовым входом дешифратора, информационный вход кото". рого и первый и второй выходы соединены соответственно с выходом второго регистра и с третьим и первым выхода ми блока, второй выход которого является выходом первого .регистра.

4. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок синхронизации содержит генератор импульсов, распределитель импульсов, счетчик, два элемента.И, элемент ЙЛИ, элемент

2И-ИЛИ и триггер, причем группа входов блока через элежнт ИЛИ соединена с первым установочным входом триггера, второй вход блока соединен с вторым установочным входом триггера, первый выход генератора импульсов соединен с первым и вторым входами элемента 2И-ИЛИ и с первым входом распределителя импульсов, второй вход которого соединен с ныходом первого элемента,И, первый вход которого и первый вход. второго элемента И соединены с вторым выходом генератора импульсов, первый вход блока и выход счетчика соединены соответственно с третьим и четвертым входами элемента 2И-ИЛИ, выход которого соединен с входами сброса триггера и счетчика, прямой и инверсный выходы триггера соединены соответственно с вторыми входами второго и первого элементов

И, выход второго элемента И соединен ,с счетным входом счетчика, а выход распределителя импульсов является выходом блока.

Источники информации, принятые во внимание при экспертизе

1. Дроздов Е.A. и др. Электронные вычислительные машины Единой системя.

М., "Машиностроение", 1976, с. 455, рис. 13.5.

2. Карцев М.A.Aðõèòåêòóðà цифровых вычислительных машин. М., "Наука", 1978, с. 265, рис. 3,9.

10030бб

10030бб

Фиг Ф

/Ф2

Щ1

7и8

ТЮ!

ТИ2

TNJ

- авиа

nrs тиб ткч ()rupee E9 пи, Сидр. ВУ

Фн р РУ

Нач. нассида

Юых Tr U

Выл 7у 1Х и нфоп (J4)

Рык 718

Афес ЕЮ

Ьиты3ание (24)

pgp (27)

ear Q 1)

ВКСч (26 ,Запись (2Л фиг. 6

1003066

Люрос

EssJ Tipo ff

Я Мха 17 рымЯЮ (Г2

Alypeg ЮУ

СттаВанис (24)

)В бу()7Я Рг! (27! д (6,7)"

Мси (@ бсср (ей

Запись (Ю) г в

/7И((2У)

НКаримята (Л) лжец уц массивна

Арф E3

fAg 4®Ч

/7риФпА

Ф ((РФ

Составитель Ф.Шагиахметов

Редактор В.Данко Техред Т.Маточка Корректор A,Дзятко

Заказ 1553/31 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП Патейт", r.Óæòoðoä, ул.Проектная, 4