Компенсатор имитационных помех

Полезная модель относится к области радиотехники и может быть использована в системах защиты информации, передаваемой фазоманипулированными сигналами, от воздействия имитационных помех. Содержит инвертирующий усилитель-ограничитель 2, суммирующий на два входа амплитудный ограничитель 1 и суммирующий на три входа интегратор 3, первый вход которого подключен к выходу ограничителя 2, второй вход интегратора 3 соединен с выходом ограничителя 1 и с выходом устройства, третий вход интегратора 3 подключен к входу устройства и к первому входу ограничителя 1, второй вход которого подключен к выходу интегратора 3, что обеспечивает упрощение функциональной схемы и уменьшение расхода электрической энергии на питание операционных усилителей.

Полезная модель относится к области радиотехники и может быть использована в системах защиты информации, передаваемой фазоманипулированными сигналами, от воздействия имитационных помех.

Известен компенсатор преднамеренных помех, содержащий амплитудный ограничитель, суммирующий интегратор, пороговый релейный элемент и источник постоянного тока, напряжение которого равно порогу амплитудного ограничения [1]. В режиме амплитудного ограничения часть принимаемого сигнала, содержащего преднамеренную помеху, ограничивается и накапливается в суммирующем интеграторе. При выходе из режима амплитудного ограничения накопленная часть принятой смеси полезного сигнала и преднамеренной помехи добавляется к входному сигналу амплитудного ограничителя, задерживая его состояние насыщения, что компенсирует отрицательное влияние преднамеренной помехи на величину постоянной составляющей полезного сигнала.

Недостаток известного устройства, состоит в том, что при изменении полярности постоянной составляющей полезного сигнала сформированный компенсирующий сигнал не оказывает компенсирующего воздействия, что и ограничивает область применения известного компенсатора помех только для работы с однополярными сигналами.

Наиболее близким известным техническим решением к предлагаемому в качестве прототипа является устройство для уменьшения влияния узкополосной помехи на фазоманипулированный сигнал, содержащее инвертирующий усилитель-ограничитель, вход которого подключен к входу устройства [2], а также сумматор на два входа, сумматор на три входа, интегратор и ограничитель, выход которого подключен к выходу устройства. Зона ограничения ограничителя установлена такой величины, что полезный принимаемый, например, фазоманипулированный, сигнал не подвергается ограничению. При наложении имитационной помехи, параметры которой близки к параметрам полезного сигнала, происходит подрезание принятой смеси, что приводит к уменьшению среднего значения элементов дискретного кода принимаемого фазоманипулированного сигнала и вызывает сбои в работе декодирующих устройств. Имитационная помеха, которую практически трудно отделить (отфильтровать), забивает полезный сигнал. Для компенсации такой имитационной помехи задерживают состояние насыщения ограничителя на интервал времени, пропорциональный площади ранее ограниченной части принятой смеси сигнала и имитационной помехи, и восстанавливают тем самым среднее значение элементов дискретного кода принимаемого фазоманипулированного сигнала.

Недостаток прототипа состоит в сложности функциональной схемы компенсатора имитационных помех, что приводит к нерациональному расходу электрической энергии на питание его активных элементов, а именно: операционных усилителей.

Целью полезной модели является упрощение функциональной схемы и уменьшение расхода электрической энергии на питание операционных усилителей за счет расширения их функциональных возможностей.

Сущность полезной модели заключается в том, что, кроме известных и общих отличительных признаков, а именно: инвертирующего усилителя-ограничителя, вход которого подключен к входу устройства, предлагаемый компенсатор имитационных помех содержит суммирующий на два входа амплитудный ограничитель и суммирующий на три входа интегратор, первый вход которого подключен к выходу инвертирующего усилителя-ограничителя, второй вход суммирующего интегратора соединен с выходом суммирующего амплитудного ограничителя и с выходом устройства, третий вход суммирующего интегратора подключен к входу устройства и к первому входу амплитудного ограничителя, второй вход которого подключен к выходу суммирующего интегратора.

Новизна полезной модели состоит в том, что предлагаемый компенсатор имитационных помех содержит суммирующий на два входа амплитудный ограничитель и суммирующий на три входа интегратор, первый вход которого подключен к выходу инвертирующего усилителя-ограничителя, второй вход суммирующего интегратора соединен с выходом суммирующего амплитудного ограничителя и с выходом устройства, третий вход суммирующего интегратора подключен к входу устройства и к первому входу амплитудного ограничителя, второй вход которого подключен к выходу суммирующего интегратора, что обеспечивает упрощение функциональной схемы и уменьшение расхода электрической энергии на питание его операционных усилителей.

Функциональная схема предлагаемого компенсатора имитационных помех изображена на фиг.1, эпюры сигналов, поясняющие поражающее воздействие имитационной помехи и ее компенсацию представлены на фиг.2 и 3 соответственно. На фиг.1 обозначено: 1 - суммирующий на два входа амплитудный ограничитель; 2 - инвертирующий усилитель-ограничитель, коэффициент передачи и зона ограничения которого больше в два раза коэффициента усиления и зоны ограничения суммирующего амплитудного ограничителя 1; 3 - суммирующий на три входа интегратор.

В исходном состоянии вход устройства (компенсатора) подключен к первому входу суммирующего амплитудного ограничителя 1 и к входу инвертирующего усилителя-ограничителя 2. Выходы суммирующего амплитудного ограничителя 1, инвертирующего усилителя-ограничителя 2 и вход устройства подключены соответственно к первому, второму и третьему входам суммирующего интегратора 3, выход которого соединен со вторым входом суммирующего амплитудного ограничителя 1.

Предлагаемый компенсатор имитационных помех работает следующим образом.

Во все периоды несущей X(t) фазоманипулированного сигнала ее среднее значение равно нулю и только в интервалы изменения (манипуляции) фазы, когда формируется код передаваемого дискретного сигнала, например, «0» и «1», это среднее значение несущей А ₀ не равно нулю. Исполнительные (порговые) элементы приемника фазоманипулированного сигнала реагируют на ненулевые средние значения несущей А₀ заданной пороговой величины и формируют соответствующие элементы дискретного кода «1» или «0» по отношению к этому заданному порогу. Уровень амплитудного ограничения ± В суммирующего амплитудного ограничителя 1 установлен такой величины, чтобы принимаемый фазоманипулированный сигнал не подвергался амплитудному ограничению. Тогда на входах суммирующего интегратора 3 формируется нулевой разностный сигнал Х_К, который не оказывает влияния на работу суммирующего амплитудного ограничителя 1.

При наложении на полезный принимаемый фазоманипулированный сигнал X(t) имитационной (преднамеренной) помехи X_П(t), которую известными техническими средствами трудно отделить от полезного сигнала X(t), происходит подрезание верхушек принятой смеси (фиг.2). Среднее значение А_ог несущей в интервале времени изменения ее фазы становится меньше А_о и пороговые элементы приемника не включаются, что свидетельствует о сбое в его работе. Имитационная помеха Xn(t) забила полезный сигнал X(t).

Для компенсации отрицательного воздействия имитационной помехи на входе суммирующего интегратора 3 формируется разностный сигнал, который интегрируется и направляется на второй вход суммирующего амплитудного ограничителя 1, задерживая состояние его насыщения на интервал времени, пропорциональный величине ранее проинтегрированного разностного сигнала.

Как только принятая смесь полезного фазоманипулированного сигнала и преднамеренной помехи войдет в линейную зону суммирующего амплитудного ограничителя 1, то ранее накопленный заряд суммирующего интегратора 3 будет уменьшаться до нулевого значения его входным разностным сигналом противоположного этому накопленному заряду знаком.

За счет дополнительного увеличения состояния насыщения суммирующего амплитудного ограничителя 1 восстанавливается среднее значение несущей фазоманипулированного сигнала до первоначальной величины А_о (фиг.3). В другие интервалы времени, когда фаза несущей не изменяется, сформированные компенсирующие сигналы взаимно компенсируют друг друга.

Промышленная применимость предлагаемого компенсатора имитационной помехи обосновывается тем, что в нем используются известные в аналоге [1] и прототипе [2] узлы и блоки по своему прямому функциональному назначению. В организации-заявителе разработана модель компенсатора имитационной помехи в 2010 году.

Положительный эффект от использования полезной модели состоит в том, что упрощается функциональная схема и уменьшается расход электрической энергии на питание операционных усилителей компенсатора имитационных помех за счет расширения функциональных возможностей операционных усилителей амплитудного ограничителя и интегратора компенсатора помех, которые в дополнении к выполняемой функции амплитудного ограничения и интегрирования осуществляют еще и суммирование входных сигналов.

Литература:

1. Авт. свид. СССР 809043, Устройство для компенсации ограничения, МПК G05В 5/01, авторы Кочетов А.С., Сорокин Ю.С., приоритет 14.01.74 г. (аналог).

2. Авт. свид. СССР 1377824, Устройство уменьшения влияния узкополосной помехи на ФМ сигнал, МПК G05В 11/00, авторы Кочетов А.С., Стеренко В.М., приоритет 10.02.86 г. (прототип).

Компенсатор имитационных помех, содержащий инвертирующий усилитель-ограничитель, вход которого подключен к входу устройства, отличающийся тем, что содержит суммирующий на два входа амплитудный ограничитель и суммирующий на три входа интегратор, первый вход которого подключен к выходу инвертирующего усилителя-ограничителя, второй вход суммирующего интегратора соединен с выходом суммирующего амплитудного ограничителя и с выходом устройства, третий вход суммирующего интегратора подключен к входу устройства и к первому входу амплитудного ограничителя, второй вход которого подключен к выходу суммирующего интегратора.