Устройство анализа сетевого трафика

Полезная модель относится к вычислительной технике и может быть использовано в узлах коммутации сообщений, пакетов, ячеек сети передачи данных. Задачей, на решение которой направлена заявленная полезная модель, является идентификация сетевых протоколов за счет получения оценки значения коэффициента Херста. Для этого устройство анализа трафика содержит: счетчики, умножители, таймер, блок памяти, блок расчета _k, блок расчета , блок расчета , блок разности, блок расчета 1/S(n), блок логарифмирования, блок оценки значения коэффициента. 1 ил.

Полезная модель относится к вычислительной технике и предназначена для определения фрактальных свойств сетевого трафика и идентификации сетевых протоколов, может найти применение в узлах коммутации сообщений, пакетов, ячеек сети передачи данных.

Известен способ и устройство для измерения трафика в системе связи - см. изобретение «Способ и устройство для измерения трафика в системе связи», А.с. 955406, H04L 12/5, 08.11.96. В указанном изобретении работа устройства заключается в приеме последовательности единиц трафика, ее фильтрации прореживающими логическими схемами в соответствии с установленными параметрами прореживания, формировании разрешающего сигнала i-й схемой «И» для i+1 схемы «И», сравнении сигналов, поступающих с соседних схем «И» в элементах «ИСКЛЮЧАЮЩЕЕ ИЛИ», подсчете единичных импульсов, поступающих с выхода элементов «ИСКЛЮЧАЮЩЕЕ ИЛИ».

Недостатком данного аналога является то, что при измерении трафика не учитываются априорные данные о поведении внешнего источника, из которого поступает трафик, данные о трафике могут носить запоздалый характер и не отражать текущего состояния.

Наиболее близким по своей технической сущности и выполняемым функциям прототипом к заявляемому устройству является изобретение "Способ и устройство для прогнозирования трафика в системе связи" - патент 2258316, H04L 12/56, 10.08.2005, которое решает задачу прогнозирования сетевого трафика.

Известное устройство содержит блок фильтрации трафика, состоящий из (i=1N) прореживающих логических схем (G), (i=1N) элементов "И", (i=1N-1) элементов "Исключающее ИЛИ", (i=1N-1) счетчиков, блок запуска, выход которого подключен к входам прореживающих логических схем (i=1, 2N), выход "пропускание" первой прореживающей логической схемы подключен к первому и второму входам первого элемента "И", кроме того, выход "пропускание" (i=2N)-ой прореживающей логической схемы подключен ко второму входу (i=2N)-го элемента "И", выход каждого i-го элемента "И", за исключением N-го подключен к первым входам последующего элемента "И" соответственно, также выходы каждого (i=1N-1)-го элемента "И" соединены с первым входом (i=1N-1)-го элемента "Исключающее ИЛИ" соответственно, кроме того, выходы (i=2N)-го элемента "И" подключены ко вторым входам (i=1N-1)-го элемента "Исключающее ИЛИ" соответственно, выходы i-го элемента "Исключающее ИЛИ" являются входом i-го счетчика, вход блока запуска является информационным входом устройств, а также содержит блоки разности В (i=1N-1), умножители Х (i=1N-1), счетчик D, делитель К, сумматор S, умножитель Т, причем выход блока запуска подключен к входу счетчика D, выход которого подключен к входу делителя К, выход которого соединен со вторым входом умножителя Т, второй выход каждой i-ой прореживающей логической схемы кроме N-ой подключен к первым входам i=1N-1 элементов блоков разности В соответственно, вторые выходы 2N-ой прореживающей логической схемы подключены ко вторым входам i=1N-1-го блоков разности В соответственно, выходы блоков разности В соединены с первыми входами умножителей X, на второй вход которых подключены выходы счетчиков (i=1N-1), выходы умножителей Х (i=1N-1) соединены с входами (i=1N-1) сумматора S, выход которого соединен с первым входом умножителя Т, причем информационным входом блока фильтрации трафика является блок запуска, к которому подключается канал связи, первым информационным выходом является выход умножителя Т, а вторым - выход счетчика D. Известное устройство также содержит блок расчета автокорреляционной функции, блок расчета параметров авторегрессии, блок фильтра авторегрессии, при этом канал связи подключен к информационному входу блока фильтрации трафика, первому информационному входу блока расчета автокорреляционной функции и второму информационному входу блока фильтра авторегрессии, а выход блока фильтрации подключен ко второму входу блока расчета автокорреляционной функции, информационный выход блока расчета автокорреляционной функции соединен с информационным входом блока расчета параметров авторегрессии, а информационный выход блока расчета параметров авторегрессии соединен со вторым информационным входом блока фильтра авторегрессии, выход которого, является выходом системы.

Сущность известного изобретения заключается в приеме блоком фильтрации трафика последовательности единиц трафика, ее фильтрации прореживающими логическими схемами в соответствии с установленными параметрами прореживания, определении оценки распределения единиц трафика по частоте появления путем одновременных вычислений оценок частоты появления в нескольких диапазонах значений. Далее производится оценивание математического ожидания времени поступления единиц трафика путем одновременного вычитания значений единиц трафика соседних диапазонов с последующим умножением результатов на относительные частоты появления соответствующих распределений единиц трафика. Затем в блоке расчета автокорреляционной функции, на основе полученного результата рассчитывается автокорреляционная функция случайного процесса, характеризующего время поступления единиц трафика. В блоке расчета параметров авторегрессии осуществляется расчет весовых коэффициентов фильтра, на основании которых в блоке фильтра авторегрессии осуществляется прогнозирование времени поступления +1, 2,,n единицы трафика. Таким образом, осуществляется прогнозирование величин частоты поступления единиц трафика или времени между приходом отдельных его единиц.

Недостатком данного устройства является невозможность оценки с его помощью фрактальных свойств сетевого трафика и идентификации сетевых протоколов. Недостаток присутствует из-за того, что в устройстве сглаживаются всплески трафика, вследствие реализации в нем усредняющего эффекта. Для реализации оценки фрактальных свойств сетевого трафика нет необходимости рассчитывать автокорреляционную функцию случайного процесса.

Задачей, на решение которой направлена заявленная полезная модель, является создание устройства анализа сетевого трафика, позволяющего идентифицировать сетевые протоколы на основании оценки фрактальных свойств.

Эта задача достигается тем, что устройство анализа сетевого трафика, содержащее (i=1N) прореживающих логических схем, (i=1N) элементов «И», (i=1N-1) счетчиков, (i=1N-1) умножителей, счетчик D, делитель, сумматор, умножитель, блок запуска, выход которого подключен к входам прореживающих логических схем (i=1, 2,,N), выход «пропускание» первой прореживающей логической схемы подключен к первому и второму входам первого элемента «И», кроме того выход «пропускание» (i=2N)-й прореживающей логической схемы подключен ко второму входу (i=2N)-го элемента «И», выход каждого i-го элемента "И", за исключением N-го подключен к первым входам последующего элемента "И" соответственно, вход блока запуска является информационным входом устройства, выход делителя соединен со вторым входом умножителя, выход сумматора соединен с первым входом умножителя, дополнительно введены N-й счетчик, N-й умножитель, таймер, блок памяти, блок расчета _k, блок расчета , блок расчета , блока расчета 1/S(n), блок разности, умножитель, блок логарифмирования, блок оценки значения коэффициента Херста, причем выход таймера соединен с входом блока запуска, выходы (i=1N)-й логической схемы «И» соединены с входами (i=1N)-го счетчика, выходы «пропускание» каждой i-й прореживающей логической схемы подключены к первым входам каждого i-го умножителя и входам блока памяти, выход которого соединен с первым входом блока расчета 1/S(n) и с первым входом блока расчета _k, на второй вход умножителей подключены выходы счетчиков, выходы умножителей соединены с входами сумматора, выход умножителя соединен со вторым входом блока расчета 1/S(n) и со вторым входом блока расчета _k, выход блока расчета _k соединен с входом блока расчета и с входом блока расчета , выход блока расчета соединен с первым входом блока разности, выход блока расчета соединен со вторым входом блока разности, выход которого подключен ко второму входу умножителя, на первый вход которого подключен выход блока расчета 1/S(n), выход умножителя соединен с входом блока логарифмирования, выход которого соединен с входом блока оценки значения коэффициента Херста, выход блока оценки значения коэффициента Херста является информационным выходом данного устройства, на который поступает значение оценки коэффициента Херста.

Благодаря новой совокупности существенных признаков, за счет введения новых элементов и связей между ними устройство позволяет оценивать фрактальные свойства сетевого трафика по значению коэффициента Херста и по этому значению идентифицировать сетевые протоколы.

Проведенный заявителем анализ уровня техники позволил установить, что аналоги, характеризующиеся совокупностями признаков, тождественным всем признакам заявленного в полезной модели устройства для определения фрактальных свойств сетевого трафика отсутствуют. Следовательно, полезная модель соответствует условию патентоспособности «новизна».

Заявленная полезная модель поясняется чертежом (Фиг.1), на котором показана функциональная схема устройства анализа сетевого трафика.

Заявленное устройство анализа сетевого трафика, показанное на фиг.1 содержит: блок запуска 1, таймер 2, первая прореживающая логическая схема 3.1, вторая прореживающая логическая схема 3.2, N-я прореживающая логическая схема 3.N, первый элемент «И» 4.1, второй элемент «И» 4.2, N-й элемент «И» 4.N, первый счетчик 5.1, второй счетчик 5.2, N-й счетчик 5.N, счетчик D 6, первый умножитель 7.1, второй умножитель 7.2, N-й умножитель 7.N, блок памяти 8, делитель 9, сумматор 10, умножитель 11, блок расчета 1/S(n) 12, блок расчета _k 13, блок расчета 14, блок расчета 15, блок разности 16, умножитель 17, блок логарифмирования 18, блок оценки значения коэффициента Херста 19. Вход блока запуска 1 является информационным входом устройства и подключен к счетчику D 6, выход таймера 2 подключен к входу блока запуска 1, выход блока запуска 1 подключен к входам прореживающих логических схем 3.1-3.N, выход прореживающей логической схемы 3.1 подключен к первому и второму входам элемента «И» 4.1, к входу блока памяти 8 и к первому входу умножителя 7.1, выходы прореживающих логических схем 3.2-3.N соединены со вторыми входами элементов «И» 4.2-4.N и первыми входами умножителей 7.2-7.N соответственно и входами блока памяти 8, выходы элементов «И» 4.1-4.N-1 соединены с первыми входами элементов «И» 4.2-4.N и с входами счетчиков 5.1-5.N-1 соответственно, выход схемы «И» 4.N соединен с входом счетчика 5.N, выходы счетчиков 5.1-5.N соединены со вторыми входами умножителей 7.1-7.N соответственно, выходы умножителей 7.1-7.N соединены с входами сумматора 10, выход счетчика D 6 соединен с входом делителя 9, выход делителя 9 соединен со вторым входом умножителя 11, выход сумматора 10 соединен с первым входом умножителя 11, выход умножителя 11 соединен со вторым входом блока расчета 1/S(n) 12 и со вторым входом блока расчета _k 13, выход блока памяти 8 соединен с первым входом блока расчета 1/S(n) 12 и с первым входом блока расчета _k 13, выход блока расчета _k 13 соединен с входом блока расчета 14 и с входом блока расчета 15, выход блока расчета 14 соединен с первым входом блока разности 16, выход блока расчета 15 соединен со вторым входом блока разности 16, выход блока разности 16 соединен со вторым входом умножителя 17, выход блока расчета 1/S(n) 12 соединен с первым входом умножителя 17, выход умножителя 17 соединен с входом блока логарифмирования 18, выход блока логарифмирования 18 соединен с входом блока оценки значения коэффициента Херста 19, выход блока оценки значения коэффициента Херста 19 является выходом устройства.

Блок запуска 1 предназначено для получения на его выходе импульса на каждую входящую единицу трафика, известен и описан, например, в книге Мэндла М. 200 избранных схем электроники: Пер. с англ. 2-е изд., стереотип., - М.: Мир, 1985. - с.350, ил. в п.8.2.

Таймер 2 задает время наблюдения, известен и описан, например, в справочнике Интегральные микросхемы и их зарубежные аналоги: Справочник. Том 7. / А.В.Нефедов. - М.: ИП РадиоСофт, 1999 г. - 640 с.: ил. и может быть реализован на микросхеме КР1006ВИ1.

Работа отдельной прореживающей схемы в предлагаемой матрице прореживающих логических схем 3.1-3.N может быть осуществлена на основе принципа «протекающего ведра», известного из предшествующего уровня техники. Описание работы прореживающей схемы приведено в патенте 2258316, класс H04L 12/56, 25.04.2003. Принцип «протекающего ведра» раскрыт, например, в работе: (Ralf O. Onvural: Asynchronous Transfer Mode Networks, Performance Issues, Arctech House Inc. 1994 (ISBN 0-89006-662-0), Chapter 4.5.1).

Набор логических схем «И» 4.1-4.N предназначен для предотвращения принятия решения «пропустить» логической схемы более низкого порядка, когда логическая схема более высокого уровня принимает решение «прервать». Каждая из логических схем «И» известна и описана, например, в книге Токхейма Р. Основы цифровой электроники: Пер. с англ. - М.: Мир, 1988. - 392 с, ил. на стр.47-50, на стр.66-70.

Счетчики 5.1-5.N предназначены для подсчета количества решений «пропустить», принятых прореживающими логическими схемами. Каждый из счетчиков может быть реализован путем последовательного соединения известных счетчиков, описанных, например, в книге Токхейма Р. Основы цифровой электроники: Пер. с англ. - М.: Мир, 1988. - 392 с, ил. на стр.176-177.

Счетчик D 6 предназначен для подсчета общего числа единиц трафика на интервале наблюдения, может быть реализован путем последовательного соединения известных счетчиков, описанных, например, в книге Токхейма Р. Основы цифровой электроники: Пер. с англ. - М.: Мир, 1988. - 392 с, ил. на стр.176-177.

Умножители 7.1-7.N предназначены для умножения значений времени прихода единиц трафика на число этих значений. Каждый из умножителей 7.1-7.N известен и описан, например, в книге Токхейма Р. Основы цифровой электроники: Пер. с англ. - М.: Мир, 1988. - 392 с, ил. на стр.236-241.

Блок памяти 8 предназначен для хранения частот появления значений времени прихода единиц трафика, оцененных при помощи прореживающих логических схем 3.1-3.N в порядке их поступления, является известным устройством и описан, например, в книге Фигурнова В.Э "IBM PC для пользователя" - Издание 7-ое. - Москва, Инфра-М. - 1998 г. на стр.123-127.

Делитель 9 выполняет операцию деления 1 на общее число единиц трафика на интервале наблюдения, то есть производит вычисление значения, обратного общему числу единиц трафика на интервале наблюдения. Делитель 9 известен и описан, например, в книге книге Токхейма Р. Основы цифровой электроники: Пер. с англ. - М.: Мир, 1988. - 392 с, ил. на стр.178-180.

Сумматор 10 выполняет сложение величин, полученных с выходов умножителей 7.1-7.N, известен и описан, например, в книге Токхейма Р. Основы цифровой электроники: Пер. с англ. - М.: Мир, 1988. - 392 с, ил. на стр.213-216.

Умножитель 11 производит расчет математического ожидания времени прихода единиц трафика на интервале наблюдения путем умножения значений, получаемых с выхода сумматора 10 и делителя 9. Умножитель 11 известен и описан, например, в книге Токхейма Р. Основы цифровой электроники: Пер. с англ. - М.: Мир, 1988. - 392 с, ил. на стр.236-241.

Блок расчета 1/S(n) 12 предназначен для расчета значения величины, обратной стандартному отклонению. Может быть реализован на основе микро-ЭВМ, описанных, например, в книге Како Н., Яманэ Я. Датчики и микро-ЭВМ: Пер. с япон. - Л.: Энергоатомиздат. Ленингр. отд-ние, 1986. - 120 с.: ил. на стр.44-47.

Блок расчета _k 13 производит расчет значений отклонения, известен и может быть реализован на основе микро-ЭВМ, описанных, например, в книге Како Н., Яманэ Я. Датчики и микро-ЭВМ: Пер. с япон. - Л.: Энергоатомиздат. Ленингр. отд-ние, 1986. - 120 с.: ил. на стр.44-47.

Блок расчета 14 предназначен для получения максимального значения отклонения. Может быть реализован на основе цифрового компаратора. Схемы компараторов известны и описаны, например, в книге Шило В.Л. Популярные цифровые микросхемы. - М.: Радио и связь, 1987. - С.270-271.

Блок расчета 15 предназначен для получения минимального значения отклонения. Может быть реализован на основе цифрового компаратора. Схемы компараторов известны и описаны, например, в книге Шило В.Л. Популярные цифровые микросхемы. - М.: Радио и связь, 1987. - С.270-271.

Блок разности 16 предназначен для получения значения размаха, то есть разницы между максимальным и минимальным отклонением. Может быть реализован на основе вычитателя, описанного в книге Токхейма Р. Основы цифровой электроники: Пер. с англ. - М.: Мир, 1988. - 392 с, ил. на стр.246-248.

Умножитель 17 производит умножение значений размаха, получаемого с выхода блока разности 16, и величины, обратной стандартному отклонению, получаемой с блока расчета 1/S(n) 12, известен и описан, например, в книге Токхейма Р. Основы цифровой электроники: Пер. с англ. - М.: Мир, 1988. - 392 с, ил. на стр.236-241.

Блок логарифмирования 18 производит вычисление логарифма математического ожидания нормированного размаха. Может быть реализован на основе микро-ЭВМ, описанных, например, в книге Како Н., Яманэ Я. Датчики и микро-ЭВМ: Пер. с япон. - Л.: Энергоатомиздат. Ленингр. отд-ние, 1986. - 120 с.: ил. на стр.44-47.

Блок оценки значения коэффициента Херста 19 вычисляет по методу наименьших квадратов, описанному, например, в книге Бронштейна И.Н., Семендяева К.А. Справочник по математике для инженеров и учащихся ВТУЗов. - М.: 1980 г., 976 с., ил. на стр.924-926, зависимость логарифма математического ожидания нормированного размаха от логарифма общего числа единиц трафика на интервале наблюдения, а затем вычисляется оценка коэффициента Херста Н. Может быть реализован на основе микро-ЭВМ, описанных, например, в книге Како Н., Яманэ Я. Датчики и микро-ЭВМ: Пер. с япон. - Л.: Энергоатомиздат. Ленингр. отд-ние, 1986. - 120 с.: ил. на стр.44-47.

Заявляемое устройство работает следующим образом.

Для получения оценки фрактальных свойств сетевого трафика необходим некоторый интервал времени для набора статистических данных с целью проверки их на стационарность. Для оценки стационарности с достоверностью не ниже 95% необходимо, чтобы интервал наблюдения включал 400 и более отчетов времени прихода единиц трафика. В исходном состоянии после включения питания единицы входящего трафика направляются на блок запуска 1, который вырабатывает по одному импульсу на каждую входящую единицу трафика. Полученную таким образом последовательность импульсов, представляющую собой результат измерения трафика, подают на входы всех прореживающих логических схем 3.1-3.N. При включении питания запускается таймер 2, соединенный с блоком запуска 1 и отсчитывающий время работы устройства анализа сетевого трафика. Каждая прореживающая схема настроена на свою частоту пропускания. Следовательно, при помощи каждой из прореживающих схем можно оценить частоту появления i-го значения времени прихода единиц трафика. Таким образом, матрица прореживающих логических схем формирует вариационных ряд, значения которого определяются настройкой частот пропускания отдельных прореживающих логических схем. В случае, когда величина входящего трафика в единицу времени превышает значение частоты пропускания, прореживающая логическая схема направляет некоторые из единиц трафика на выход таким образом, чтобы скорость передачи выходящего трафика из порта «пропускание» была не выше, чем частота пропускания, на которую настроена логическая схема. Дальнейшая обработка единиц трафика, полученных на выходе «прерывание», может быть осуществлена различными способами, но эго выходит за объем настоящей заявки на полезную модель.

Сигналы с выхода «пропускание» прореживающих логических схем 3.1-3.N параллельно поступают на входы элементов «И» 4.1-1.N. Предполагается, что граничное значение частоты пропускания для прореживающей логической схемы 3.1 выше, чем граничное значение частоты пропускания для прореживающей логической схемы 3.2, которое выше граничного частоты пропускания для прореживающей логической схемы 3.N. Выход «пропускание» прореживающей логической схемы с самым высоким граничным значением (то есть логическая схема самого высокого уровня) 3.1 соединен с обоими входами первой логической схемы «И» 4.1, а это фактически означает, что рассматриваемый выход непосредственно соединен с компаратором, то есть рассматриваемый результат принят как таковой. Выход «пропускание» прореживающей логической схемы 3.2 соединен с первым входом второй логической схемы «И» 4.2, второй вход которой соединен с выходом логической схемы «И» 4.1, соответствующей прореживающей логической схеме 3.1 более высокого порядка. Аналогичным образом выход «пропускание» прореживающей логической схемы 3.N соединен с первым входом логической схемы «И» 4.N, второй вход которой соединен с выходом логической схемы «И» 4.N-1, соответствующей прореживающей логической схеме 3.N-1 более высокого уровня. Выходы логических схем «И» более низкого порядка вырабатывают результат «пропустить» только в том случае, если выход логической схемы «И» более высокого уровня имеет результат «пропустить». Это предотвращает принятие решения «пропустить» логической схемы более низкого уровня, когда логическая схема более высокого уровня принимает решение «прервать». Счетчики 5.1-5.N, соединенные с выходами логических схем «И» 4.1-4.N будут давать результат, соответствующий количеству решений «пропустить», принятых прореживающими логическими схемами.

Одновременно при включении питания значения параметров прореживания с выходов прореживающих логических схем 3.1-3.N поступают в блок памяти 8 и на вторые входы умножителей 7.1-7.N, одновременно на первые входы умножителей 7.1-7.N поступают сигналы с выходов счетчиков 5.1-5.N. В блоке памяти 8 происходит хранение частот появления i-го значения времени прихода единиц трафика, оцененных при помощи прореживающих логических схем 3.1-3.N в порядке их поступления. В умножителях 7.1-7.N производятся вычисления X_in _i, где X_i - i-e значение времени прихода единицы трафика, n_i - число X_i. Сигналы с выхода умножителей 7.1-7.N подаются на вход сумматора 10. В сумматоре производится сложение величин, полученных с выходов умножителей 7.1-7.N. Полученный в сумматоре 10 результат поступает на первый вход умножителя 11. Одновременно импульсы с информационного входа поступают на счетчик D 6. В счетчике D 6 производится подсчет числа единичных символов «1», общее количество которых n будет равно количеству пришедших единиц трафика на интервале наблюдения. После поступления каждого единичного импульса на интервале наблюдении, значение счетчика увеличивается на единицу. Сигнал с выхода счетчика D 6 поступает на вход делителя 9. В делителе выполняется операция деления на число n, то есть производится вычисление: 1/n. С выхода делителя 9 сигнал поступает на второй вход умножителя 11. В умножителе 11 производится заключительный расчет математического ожидания времени прихода единиц трафика на интервале наблюдения. Здесь:

1/n - сигнал, поступивший с выхода делителя 9;

- сигнал с выхода сумматора 10.

Полученное значение математического ожидания с выхода умножителя 11 поступает на первый вход блока расчета _k 13 и на второй вход блок расчета 1/S(n) 12. На второй вход блока расчета _k 13 и на первый вход блока расчета 1/S(n) 12 поступают значения частот появления i-го значения времени прихода единиц трафика, хранящиеся в блоке памяти 8 в порядке их поступления. В блоке расчета _k 13 происходит расчет отклонения _k по формуле:

,

где

_k - отклонение;

где

n - объем выборки;

m - число X_i, для которых производится расчет , mn.

В блоке расчета 1/S(n) 12 рассчитывается значение величины, обратной стандартному отклонению 1/S(n) по формуле:

,

где

S(n) - стандартное отклонение.

Значения _k с выхода блока расчета _k 13 поступают на вход блока расчета 14 и на вход блока расчета 15, где происходит вычисление максимального значения отклонения _k и минимального значения отклонения _k соответственно. Сигнал с выхода блока расчета 14 поступает на первый вход блока разности 16, сигнал с выхода блока расчета 15 поступает на второй вход блока разности 16. С выхода блока разности 16 сигнал поступает на второй вход умножителя 17. На первый вход умножителя 17 поступает сигнал 1/S(n) с выхода блока расчета 1/S(n) 12. В умножителе 17 происходит умножение и 1/S(n). Сигнал с выхода умножителя 17, выраженный формулой:

,

где

R(n) - значение размаха: ;

- значение нормированного размаха.

поступает на вход блока логарифмирования 18. В блоке логарифмирования 18 происходит вычисление логарифма математического ожидания нормированного размаха . Значение логарифма математического ожидания нормированного размаха с выхода блока логарифмирования 18 поступает на вход блока оценки значения коэффициента Херста 19. В блоке оценки значения коэффициента Херста 19 по методу наименьших квадратов получается зависимость от log(n), а затем вычисляется оценка коэффициента Херста Н. По полученному значению коэффициента Херста Н можно в дальнейшем идентифицировать сетевой протокол.

Таким образом, при такой совокупности существенных признаков обеспечивается идентификация сетевых протоколов за счет получения оценки значения коэффициента Херста.

Устройство анализа сетевого трафика, содержащее (i=1N) прореживающих логических схем, (i=1N) элементов И, (i=1N-1) счетчиков, (i=1N-1) умножителей, счетчик D, делитель, сумматор, умножитель, блок запуска, выход которого подключен к входам прореживающих логических схем (i=1, 2,,N), выход «пропускание» первой прореживающей логической схемы подключен к первому и второму входам первого элемента И, кроме того, выход «пропускание» (i=2N)-й прореживающей логической схемы подключен ко второму входу (i=2N)-го элемента И, выход каждого i-го элемента И, за исключением N-го подключен к первым входам последующего элемента И соответственно, вход блока запуска является информационным входом устройства, выход делителя соединен со вторым входом умножителя, выход сумматора соединен с первым входом умножителя, отличающееся тем, что в него дополнительно введены N-й счетчик, N-й умножитель, таймер, блок памяти, блок расчета _k, блок расчета , блок расчета , блок разности, блок расчета 1/S(n), умножитель, блок логарифмирования, блок оценки значения коэффициента Херста, причем выход таймера соединен с входом блока запуска, выходы (i=1N)-й логической схемы И соединены с входами (i=1N)-го счетчика, выходы «пропускание» каждой i-й прореживающей логической схемы подключены к первым входам каждого i-го умножителя и входам блока памяти, выход которого соединен с первым входом блока расчета 1/S(n) и с первым входом блока расчета _k, на второй вход умножителей подключены выходы счетчиков, выходы умножителей соединены с входами сумматора, выход умножителя соединен со вторым входом блока расчета 1/S(n) и со вторым входом блока расчета _k, выход блока расчета _k соединен с входом блока расчета и с входом блока расчета , выход блока расчета соединен с первым входом блока разности, выход блока расчета соединен со вторым входом блока разности, выход которого подключен ко второму входу умножителя, на первый вход которого подключен выход блока расчета 1/S(n), выход умножителя соединен с входом блока логарифмирования, выход которого соединен с входом блока оценки значения коэффициента Херста, выход блока оценки значения коэффициента Херста является информационным выходом данного устройства, на который поступает значение оценки коэффициента Херста.