Деперемежитель
Полезная модель относится к системам электросвязи и, в частности, к системам связи, использующим перемежение. Задачей, на решение которой направлена заявленная полезная модель, является устранение чувствительности устройства к наличию управляющей информации путем использования функции определения параметров перемежителя, инвариантной к размеру анализируемого блока данных и коррекции полученных значений строк n и столбцов m. 2 ил.
Полезная модель относится к системам электросвязи и, в частности, к системам связи, использующим перемежение в каналах с группированием ошибок.
Известен способ и устройство для деперемежения потока перемеженных данных в системе связи (ХА Санг-Хиук, ХЕО Сео-Веон, ЙУ Нам-Йул, КИМ Мин-Гоо, АХН Сеонг-Воо. Способ и устройство для деперемежения потока перемеженных данных в системе связи, 
2274951, от 20.04.2006). Устройство содержит генератор промежуточного адреса для формирования промежуточного адреса посредством выполнения операции инвертирования порядка разрядов на индексе кодового символа, запрашиваемого канальным декодером, без учета последнего столбца символов, записанных в буфер в форме матрицы, корректор адреса для вычисления коэффициента коррекции адреса для коррекции промежуточного адреса с учетом столбца, сформированного из остатка, и сумматор для выработки адреса считывания для считывания кодового символа, запрашиваемого канальным декодером, из буфера путем сложения коэффициента коррекции адреса с промежуточным адресом. Данное техническое решение чувствительно к потере управляющей информации.
Наиболее близким по технической сущности устройством, принятым за прототип, является устройство для приема перемеженных данных (IESS-308, rev. 9, Performance characteristics for intermediate data rate digital carriers using convolutional encoding/viterbi encoding and QPSK modulation, 30.11.1998), содержащее устройство ввода-вывода, вход которого является входом информационного сигнала, первый выход является выходом информационной последовательности, а второй выход соединен с входом контроллера памяти, выход которого соединен с модулем памяти размером n строк на m столбцов.
Недостатком указанного устройства является чувствительность, обусловленная потерей управляющей информации, к количеству ячеек {n×m) модуля памяти, используемому при блочном перемежении (деперемежении).
Потеря управляющей информации объясняется следующими причинами.
1. Сложной помеховой обстановкой. Если момент воздействия помехи пришелся на управляющую информацию, то возможна потеря модифицированных значений n и m (Скляр Б. Цифровая связь. Теоретические основы и практическое применение. Изд. 2-е, испр.: Пер. с англ. - М.: Издательский дом «Вильямc», 2003. - 1104 с.).
2. Наличием замираний в канале, вследствие многолучевого распространения, когда сигнал поступает на приемник по двум или более путям различной длины. Следствием является различная фаза сигналов, и в итоге, сигнал с управляющей информацией оказывается искаженным (Л.М.Финк. Теория передачи дискретных сообщений. - М.: Советское радио, 1970. 728 с.).
Задачей, на решение которой направлена заявленная полезная модель, является устранение чувствительности устройства к наличию управляющей информации путем использования функции определения параметров перемежителя, определяемой выражениями:
где
- набор шаблонов деперемежения;
Ri - коэффициент автокорреляции на всех сдвигах перемеженной последовательности;
- входная перемеженная последовательность.
Для решения указанной задачи в устройство для приема перемеженных данных, содержащее устройство ввода-вывода, вход которого является входом информационного сигнала, а второй выход соединен с первым входом контроллера памяти, выход которого соединен с модулем памяти размером n на m ячеек, дополнительно введены генератор адреса, устройство хранения шаблонов, блок формирования задержки, блок сравнения, устройство хранения значений коэффициентов корреляции и решающее устройство, при этом первый выход устройства ввода-вывода соединен со входом блока формирования задержки, вторым входом блока сравнения и первым входом решающего устройства, выход блока формирования задержки соединен с первым входом блока сравнения, выход которого соединен со входом устройства хранения значений коэффициентов корреляции, выход которого соединен со вторым входом решающего устройства, первый выход которого соединен со входом генератора адреса, выход генератора адреса подключен ко входу устройства хранения шаблонов, выход которого подключен ко второму входу контроллера памяти, причем второй выход решающего устройства является выходом устройства.
Благодаря указанной совокупности признаков, за счет того, что в известную схему добавлены генератор адреса, устройство хранения шаблонов, блок формирования задержки, блок сравнения, устройство хранения значений коэффициентов корреляции и решающее устройство, обеспечивается устранение чувствительности устройства к наличию управляющей информации.
Проведенный анализ уровня техники позволил установить, что аналоги, характеризующиеся совокупностью признаков, тождественных всем признакам заявленного технического решения, отсутствуют, что указывает на соответствие заявленного изобретения условию патентоспособности "новизна".
Заявленное устройство поясняется следующими чертежами:
на фиг.1 приведена структурная схема деперемежителя;
на фиг.2 показана зависимость коэффициента автокорреляции от размера матрицы шаблона {n×m), используемого при деперемежении.
Деперемежитель, представленный на фиг.1, состоит из модуля памяти 101, блока формирования задержки 2, блока сравнения 103, устройства хранения значений коэффициентов корреляции 104, контроллера памяти 105, устройства ввода-вывода 106, решающего устройства 107, устройства хранения шаблонов 108 и генератор адреса 109. Вход устройства ввода-вывода 106 является входом информационного сигнала (перемеженной последовательности), а его второй выход соединен с первым входом контроллера памяти 105, выход которого соединен с модулем памяти 101 размера n на m ячеек. Первый выход устройства ввода-вывода 106 соединен со входом блока формирования задержки 102, вторым входом блока сравнения 103 и первым входом решающего устройства 107. Выход блока формирования задержки 102 соединен с первым входом блока сравнения 103, выход которого соединен со входом устройства хранения значений коэффициентов корреляции 104. Выход устройства хранения значений коэффициентов корреляции 104 соединен со вторым входом решающего устройства 107, первый выход которого соединен со входом генератора адреса 109. Выход генератора адреса 109 подключен ко входу устройства хранения шаблонов 108, выход которого подключен ко второму входу контроллера памяти 105. Второй выход решающего устройства 107 является выходом устройства (выходом деперемеженной последовательности).
Модуль памяти 101 предназначен для хранения входных данных, является известным устройством и описан, например, в книге Фигурнова В.Э "IBM PC для пользователя" - Издание 7-ое. - Москва, Инфра-М. - 1998 г. на стр.123-127.
Блок формирования задержки 102 предназначен для формирования значений задержки в диапазоне от 0 до n. Схемы блока формирования задержки известны и описаны, например, в описании к патенту на полезную модель 77717.
Блок сравнения 103 представляет собой цифровой компаратор. Схемы компараторов известны и описаны, например, в книге Шило В.Л. Популярные цифровые микросхемы. - М.: Радио и связь, 1987. - С.270-271, рис.2.67. В частности, такая схема может быть реализована на микросхемах К561ИП2.
Устройство хранения значений коэффициента корреляции 104 предназначено для записи, хранения и вывода значений коэффициента корреляции (1) и представляет собой оперативное запоминающее устройство (ОЗУ). Схемы ОЗУ известны и описаны, например, в книге В.Н.Вениаминова, О.Н.Лебедева, А.И.Мирошниченко. Микросхемы и их применение. М.: Радио и связь, 1989. - с.146, рис.5.2. В частности, ОЗУ может быть реализовано на микросхемах К565 серии.
Контроллер памяти 105 является известным устройством и описан, например, в книге Фигурнова В.Э "IBM PC для пользователя. Краткий курс". - Москва, Инфра-М. - 2004 г. на стр.123-127.
Устройство ввода-вывода 106 предназначено для ввода и вывода перемеженных и деперемеженных данных соответственно из модуля памяти. Устройства ввода-вывода являются известными устройствами, их схемы представлены, например, в книге Фигурнова В.Э "IBM PC для пользователя. Краткий курс". - Москва, Инфра-М. - 2004 г. на стр.76-81.
Решающее устройство 107 представляет собой арифметическо-логическое устройство (АЛУ). Схемы АЛУ известны и описаны, например, в книге Шило В.Л. Популярные цифровые микросхемы. - М.: Радио и связь, 1987. - С.273-275, рис.2.70. В частности, такая схема может быть реализована на микросхемах К564ИП3.
Устройство хранения шаблонов 108 предназначено для хранения значений n и m и может быть реализовано на устройствах оперативной памяти. Схемы ОЗУ известны и описаны, например, в книге В.Н.Вениаминова, О.Н.Лебедева, А.И.Мирошниченко. Микросхемы и их применение. М.: Радио и связь, 1989. - с.146, рис.5.2. В частности, ОЗУ может быть реализовано на микросхемах К565 серии.
Генератор адреса 109 предназначен для формирования адреса считывания из устройства хранения шаблонов. Генератор адреса является известным устройством и представлен, например, в ХА Санг-Хиук, ХЕО Сео-Веон, ЙУ Нам-Йул, КИМ Мин-Гоо, АХН Сеонг-Воо, Способ и устройство для деперемежения потока перемеженных данных в системе связи, 2274951 от 20.04.2006.
С целью проверки работоспособности заявленного устройства было проведено имитационное моделирование деперемежителя. Экспериментальная проверка выполнена в условиях потери управляющей информации о смене параметров перемежения на n=14 и m=13. Результаты работы деперемежителя, представленные на фиг.2, позволяют сделать вывод о том, что заявленное устройство позволяет устранить чувствительность устройства к наличию управляющей информации.
Заявленное устройство работает следующим образом. Решающее устройство 107 осуществляет управление генератором адреса шаблона деперемежения 109, который выбирает конкретный шаблон деперемежения из числа возможных, хранящихся в устройстве хранения шаблонов 108. Выбранный шаблон деперемежения определяет параметры контроллера памяти 105 n и m, представляющие собой число строк и столбцов в модуле памяти. Таким образом, настроенный контроллер памяти осуществляет запись в модуль памяти 101 по строкам (всего строк n), а считывание по столбцам (всего столбцов m). Записанный в модуль памяти построчно блок перемеженных данных с помощью устройства ввода вывода 106, считывается устройством 106 по столбцам и поступает на блок задержки 102 и блок сравнения 103, в котором производится расчет коэффициента корреляции (1). Коэффициент корреляции в предлагаемом устройстве вычисляется путем сложения совпавших значений последовательности и его задержанной копии на периоде анализа. Рассчитанный коэффициент записывается в устройство хранения значений коэффициента корреляции 104.
Затем для вычисленных значений функции автокорреляции решающее устройство определяет ее максимум, определяющий истинные значения n, m, и дает команду блоку 109 выдать необходимый адрес шаблона деперемежения из блока 108 для загрузки в контроллер памяти 105.
Деперемежитель, содержащий устройство ввода-вывода, вход которого является входом информационного сигнала, а второй выход соединен с первым входом контроллера памяти, выход которого соединен с модулем памяти размером n на m ячеек, отличающийся тем, что в него дополнительно введены генератор адреса, устройство хранения шаблонов, блок формирования задержки, блок сравнения, устройство хранения значений коэффициентов корреляции и решающее устройство, при этом первый выход устройства ввода-вывода соединен со входом блока формирования задержки, вторым входом блока сравнения и первым входом решающего устройства, выход блока формирования задержки соединен с первым входом блока сравнения, выход которого соединен со входом устройства хранения значений коэффициентов корреляции, выход которого соединен со вторым входом решающего устройства, первый выход которого соединен со входом генератора адреса, выход генератора адреса подключен ко входу устройства хранения шаблонов, выход которого подключен ко второму входу контроллера памяти, причем второй выход решающего устройства является выходом устройства.
