Полезная модель рф 90232

Заявленная полезная модель относится к устройствам для программного управления выполнением логических операций и может быть использована при управлении вычислительными процессами системных плат. Управляющий модуль, содержащий центральный процессор (ЦП), который соединен с главным управляющим модулем, оперативное запоминающее устройство (ОЗУ), основной сетевой коммутатор, при этом главный управляющий модуль выполнен в виде блока системных микросхем, соединенного с помощью системной шины с вспомогательным блоком микросхем системной логики и с блоком микросхем мониторинга и загрузки системы, при этом блок системных микросхем, соединенный с ЦП, коммутатором Ethernet, а, с помощью шины памяти, с ОЗУ, с помощью системной шины, с разъемом с интерфейсами для подключения к объединительной плате и программируемой логической интегральной схемой (ПЛИС), при этом блок микросхем мониторинга и загрузки системы и вспомогательный блок микросхем системной логики с помощью шины периферийных устройств соединены с набором разъемов с интерфейсами доступными пользователю, кроме того, вспомогательный блок микросхем системной логики с помощью системной шины соединен с блоком микросхем, управляющим сетевыми коммутаторами, а ПЛИС соединен с загрузочным программируемым постоянным запоминающим устройством (ППЗУ) ПЛИС, и, через сеть глобальных прерываний и сеть барьерной синхронизации, с разъемом с интерфейсами для подключения к объединительной плате и с набором разъемов с интерфейсами доступными пользователю, кроме того, блок микросхем, управляющий сетевыми коммутаторами, с помощью системной шины, соединен с основным сетевым коммутатором и вспомогательным сетевым коммутатором, которые, в свою очередь, соединены с набором разъемов с интерфейсами доступными пользователю с помощью системной шины, при этом основной сетевой коммутатор и вспомогательный сетевой коммутатор соединены с коммутатором Ethernet и с разъемом с интерфейсами для подключения к объединительной плате с помощью 32-х линий с пропускной способностью 1 Гбит в секунду по каждой линии, при этом разъем с интерфейсами для подключения к объединительной плате и набор разъемов с интерфейсами доступными пользователю соединены с формирователем тактовых синхросигналов.

Заявленная полезная модель относится к устройствам для программного управления выполнением логических операций и может быть использована при управлении вычислительными процессами системных плат.

Известно, выбранное в качестве ближайшего аналога, управляющее устройство, содержащее процессор, соединенный с оперативным запоминающим устройством, энергонезависимым полупроводниковым запоминающим устройством, контроллером сетевого интерфейса и главным управляющим модулем, который соединен с основным сетевым коммутатором, аналого-цифровым преобразователем (АЦП) и модулем сигнальных устройств, при этом АЦП соединен с сетевым коммутатором и модулем сигнальных устройств, а главный управляющий модуль может быть выполнен в виде вентильной матрицы с эксплуатационным программированием, или в виде процессора цифровой обработки сигналов, или в виде специализированной интегральной схемы (заявка на изобретение США 2005/0267931, кл. МПК G06F 3/00, опубл. 01.12.2005 г.)

Недостатком данного управляющего устройства является то, что оно осуществляет управление удаленными устройствами на основании сигналов модуля сигнальных устройств или на основании сигналов удаленного управляющего компьютера, кроме того, в данном устройстве не предусмотрены разъемы (электрические соединители) для подключения иных устройств (объединительных плат и модулей), что ограничивает функциональные возможности указанного устройства.

Технический результат, который может быть получен в заявленной полезной модели, является создание управляющего модуля способного осуществлять управление режимами работы любых модулей, подключенных к объединительной плате. Иными словами техническим результатом заявленной полезной модели является расширение функциональных возможностей управляющего модуля.

Технический результат достигается тем, что в управляющем модуле, содержащем центральный процессор (ЦП), который соединен с главным управляющим модулем, оперативное запоминающее устройство (ОЗУ), основной сетевой коммутатор, главный управляющий модуль выполнен в виде блока системных микросхем, соединенного с помощью системной шины с вспомогательным блоком микросхем системной логики и с блоком микросхем мониторинга и загрузки системы, при этом блок системных микросхем, соединенный с ЦП, коммутатором Ethernet, а, с помощью шины памяти, с ОЗУ, с помощью системной шины, с разъемом с интерфейсами для подключения к объединительной плате и программируемой логической интегральной схемой (ПЛИС);

блок микросхем мониторинга и загрузки системы и вспомогательный блок микросхем системной логики с помощью шины периферийных устройств соединены с набором разъемов с интерфейсами доступными пользователю, кроме того, вспомогательный блок микросхем системной логики с помощью системной шины соединен с блоком микросхем, управляющим коммутаторами сигналов барьерной синхронизации;

ПЛИС соединен с загрузочным программируемым постоянным запоминающим устройством (ППЗУ) ПЛИС, и, через сеть глобальных прерываний и сеть барьерной синхронизации, с разъемом с интерфейсами для подключения к объединительной плате и с набором разъемов с интерфейсами доступными пользователю;

блок микросхем, управляющий коммутаторами сигналов барьерной синхронизации, с помощью системной шины, соединен с основным сетевым коммутатором и вспомогательным сетевым коммутатором, которые, в свою очередь, соединены с набором разъемов с интерфейсами доступными пользователю с помощью системной шины, при этом основной сетевой коммутатор и вспомогательный сетевой коммутатор соединены с коммутатором Ethernet и с разъемом с интерфейсами для подключения к объединительной плате с помощью 32-х линий с пропускной способностью 1 Гбит в секунду по каждой линии;

разъем с интерфейсами для подключения к объединительной плате и набор разъемов с интерфейсами доступными пользователю соединены с формирователем тактовых синхросигналов.

Заявленная полезная модель поясняется при помощи схемы управляющего узла, приведенной на фиг.1.

Управляющий узел состоит из центрального процессора (ЦП) 1, оперативного запоминающего устройства (ОЗУ) 2, основного управляющего модуля, модуля коммутации и сетей глобальных прерываний и барьерной синхронизации, включающих программируемую логическую интегральную схему (ПЛИС) 6, соединенную с загрузочным ППЗУ 7 ПЛИС.

Основной управляющий модуль состоит из блока 3 системных микросхем, соединенного с помощью системной шины с вспомогательным блоком 4 микросхем системной логики и блоком 5 микросхем мониторинга и загрузки системы. Блок 3 системных микросхем соединен с ЦП 1 и, с помощью шины памяти, с ОЗУ 2.

Модуль коммутации включает блок 9 микросхем, управляющий сетевыми коммутаторами, соединенный с помощью системной шины с основным сетевым коммутатором 10 и вспомогательным сетевым коммутатором 11.

Блок 3 системных микросхем при помощи системной шины соединен с ПЛИС 6 и разъемом 14 с интерфейсами для подключения к объединительной плате. Кроме того, блок 3 системных микросхем через коммутатор 8 Ethernet, необходимый для организации работы сетей, соединен с основным сетевым коммутатором 10 и вспомогательным сетевым коммутатором 11.

Блок 5 микросхем мониторинга и загрузки системы через шину периферийных устройств соединен с набором 13 разъемов с интерфейсами доступными пользователю. Вспомогательный блок 4 микросхем системной логики через шину периферийных устройств соединен с набором 13 разъемов с интерфейсами доступными пользователю, а с помощью системной шины соединен с блоком 9 микросхем, управляющим сетевыми коммутаторами.

ПЛИС 6 посредством сетей глобальных прерываний и барьерной синхронизации соединена с набором 13 разъемов с интерфейсами доступными пользователю и разъемом 14 с интерфейсами для подключения к объединительной плате.

Основной сетевой коммутатор 10 и вспомогательный сетевой коммутатор 11 с помощью системной шины соединены с набором 13 разъемов с интерфейсами доступными пользователю, а с помощью линий с пропускной способностью 32 GbE с разъемом 14 с интерфейсами для подключения к объединительной плате.

Разъем 14 с интерфейсами для подключения к объединительной плате и набор 13 разъемов с интерфейсами доступными пользователю соединены с формирователем 12 тактовых синхросигналов.

Работает управляющий модуль следующим образом.

При подаче питающего напряжения происходит загрузка операционной системы с какого-либо загрузочного устройства, например, встроенного SSD диска, внешнего USB винчестера или твердотельного накопителя.

Посредством системной шины основной управляющий модуль посредством вспомогательного блока 4 микросхем системной логики управляет блоком 9 микросхем управляющих коммутаторами сигналов барьерной синхронизации. Блок 9 микросхем, управляющих коммутаторами сигналов барьерной синхронизации на основании команд, полученных от вспомогательного блока 4 микросхем системной логики, осуществляет управление основным сетевым коммутатором 10 и вспомогательным сетевым коммутатором 11.

Данные сетей глобальных прерываний и глобальной синхронизации организуются на основе специализированной ПЛИС 6. Необходимые микропрограммы содержатся в загрузочном ППЗУ 7 ПЛИС. При включении питания ПЛИС 6 выставляет сигнал прохождения проверки для микроконтроллера, входящего в состав вспомогательного блока 4 микросхем системной логики. Далее происходит загрузка и конфигурация ПЛИС 6 из загрузочного ППЗУ 7 ПЛИС. После этого сеть глобальных прерываний и сеть барьерной синхронизации начинают работать.

Таким образом, за счет введения в управляющий модуль коммутирующих устройств и управляющих устройств, управляющий модуль становится способным осуществлять управление режимами работы любых модулей, подключенных к объединительной плате и, таким образом, расширяются функциональные возможности управляющего модуля.

Управляющий модуль, содержащий центральный процессор (ЦП), который соединен с главным управляющим модулем, оперативное запоминающее устройство (ОЗУ), основной сетевой коммутатор, отличающийся тем, что главный управляющий модуль выполнен в виде блока системных микросхем, соединенного с помощью системной шины с вспомогательным блоком микросхем системной логики и с блоком микросхем мониторинга и загрузки системы, при этом блок системных микросхем, соединенный с ЦП, коммутатором Ethernet, а с помощью шины памяти с ОЗУ, с помощью системной шины с разъемом с интерфейсами для подключения к объединительной плате и программируемой логической интегральной схемой (ПЛИС), при этом блок микросхем мониторинга и загрузки системы и вспомогательный блок микросхем системной логики с помощью шины периферийных устройств соединены с набором разъемов с интерфейсами, доступными пользователю, кроме того, вспомогательный блок микросхем системной логики с помощью системной шины соединен с блоком микросхем, управляющим сетевыми коммутаторами, а ПЛИС соединен с загрузочным программируемым постоянным запоминающим устройством (ППЗУ) ПЛИС и через сеть глобальных прерываний и сеть барьерной синхронизации - с разъемом с интерфейсами для подключения к объединительной плате и с набором разъемов с интерфейсами доступными пользователю, кроме того, блок микросхем, управляющий сетевыми коммутаторами, с помощью системной шины соединен с основным сетевым коммутатором и вспомогательным сетевым коммутатором, которые, в свою очередь, соединены с набором разъемов с интерфейсами доступными пользователю с помощью системной шины, при этом основной сетевой коммутатор и вспомогательный сетевой коммутатор соединены с коммутатором Ethernet и с разъемом с интерфейсами для подключения к объединительной плате с помощью 32-х линий с пропускной способностью 1 Гбит в секунду по каждой линии, при этом разъем с интерфейсами для подключения к объединительной плате и набор разъемов с интерфейсами доступными пользователю соединены с формирователем тактовых синхросигналов.