Аддитивный формирователь сигнала треугольной формы

Полезная модель относится к области радиотехники и вычислительной техники и может быть использована в радиолокации, в преобразователях "напряжение-временной интервал", широтно-импульсных модуляторах, устройствах временной задержки и т.д.

В аддитивный формирователь сигнала треугольной формы, содержащий первый вычислитель модуля, удвоитель частоты и блок суммирования-вычитания с одним инвертирующим и двумя неинвертирующими входами, при этом выход первого вычислителя модуля соединен с первым неинвертирующим входом блока суммирования-вычитания, выход которого соединен с выходом аддитивного формирователя сигнала треугольной формы, дополнительно введен второй вычислитель модуля, а удвоитель частоты выполнен с двумя входами, которые соединены, соответственно, с первым и вторым входами аддитивного формирователя сигнала треугольной формы, причем инвертирующий и второй неинвертирующий входы блока суммирования-вычитания подключены, соответственно, к выходу второго вычислителя модуля и к выходу удвоителя частоты, а входы первого и второго вычислителей модуля соединены, соответственно, с первым и вторым входами аддитивного формирователя сигнала треугольной формы.

Вычислители модуля могут быть выполнены из двухполупериодных выпрямителей.

Вычислители модуля могут быть выполнены из перемножителя и усилителя-ограничителя, при этом вход вычислителя модуля соединен с первым входом перемножителя и входом усилителя-ограничителя, выход которого соединен со вторым входом перемножителя, выход которого соединен с выходом вычислителя модуля.

Вычислители модуля могут быть выполнены из операционного усилителя, амплитудного компаратора, электронного ключа и четырех резисторов, при

этом последовательно соединенные первый и второй резисторы подключены между входом и выходом вычислителя модуля, последовательно соединенные третий и четвертый резисторы соединены между входом вычислителя модуля и неинвертирующим входом операционного усилителя, инвертирующий вход которого соединен с общей точкой соединения первого и второго резисторов, а выход - с выходом вычислителя модуля, причем между общей точкой соединения третьего и четвертого резисторов и общей шиной включен электронный ключ, управляющий вход которого подключен к выходу амплитудного компаратора, неинвертирующий вход которого соединен с общей шиной, а инвертирующий вход - с входом вычислителя модуля.

Удвоитель частоты может быть выполнен из первого и второго квадраторов и вычитателя, при этом первый и второй входы вычитателя соединены, соответственно, с выходами первого и второго квадраторов, при чем первый и второй входы удвоителя частоты, соединены, соответственно, с входами первого и второго квадраторов, а выход - с выходом вычитателя.

Удвоитель частоты может быть выполнен из сумматора, вычитателя и перемножителя, при этом первый вход удвоителя частоты соединен с первыми входами сумматора и вычитателя, второй вход удвоителя частоты соединен со вторыми входами сумматора и вычитателя, при чем к выходам сумматора и вычитателя подключены, соответственно, первый и второй входы перемножителя, выход которого соединен с выходом удвоителя частоты.

Использование предлагаемой полезной модели позволит расширить функциональные возможности предлагаемого устройства путем получения на выходе аддитивного формирователя сигнала треугольной формы и значительно повысить линейность формируемого сигнала за счет введения компенсирующего сигнала при оптимальном соотношении коэффициентов передачи блока суммирования-вычитания.

1 с.,5 з.п. ф-лы полезной модели, 10 ил.

Полезная модель относится к области радиотехники и вычислительной техники и может быть использована в радиолокации, в преобразователях "напряжение-временной интервал", широтно-импульсных модуляторах, устройствах временной задержки и т.д.

Известно устройство [Шустов М.А. Аддитивный формирователь сигнала треугольной формы. - Радиотехника, 2003, 1, (стр.95 - Рис.1)], содержащее фазовращатель, два двухполупериодных выпрямителя и сумматор, на выходе которого формируется сигнал треугольной формы.

К недостаткам устройства относятся:

1. Значительная нелинейность формируемого сигнала треугольной формы на участках «прямого» и «обратного» хода формируемого сигнала.

2. Для работы формирователя необходимо использование входного сигнала достаточно большой амплитуды.

2. Необходим подбор диодов по критерию идентичности вольт-амперных и вольт-емкостных характеристик.

3. Наличие большого количества регулировочных элементов («компенсация», «баланс», «регулировка фазы»).

4. Сложность настройки формирователя (необходима последовательно-поочередная регулировка трех подстроечных резисторов).

Наиболее близким устройством к заявленной полезной модели по совокупности существенных признаков является, принятый за прототип, преобразователь ортогональных напряжений в постоянное (А.с. СССР 1631679, кл. Н02М 7/00, опубл. 28.02.91, Бюл. 8), который содержит вычислитель модуля,

удвоитель частоты и блок суммирования-вычитания с одним неинвертирующим и двумя инвертирующими входами, при этом выход вычислителя модуля соединен с неинвертирующим входом блока суммирования-вычитания, выход которого соединен с выходом аддитивного формирователя сигнала треугольной формы.

Задачей, на решение которой направлена полезная модель, является расширение функциональных возможностей устройства и повышение линейности формируемого сигнала.

Технический результат, достигаемый при осуществлении полезной модели, заключается в расширении функциональных возможностей предлагаемого устройства путем получения на выходе аддитивного формирователя сигнала треугольной формы и значительном повышении линейности формируемого сигнала путем введения дополнительного компенсирующего сигнала при оптимальном соотношении коэффициентов передачи блока суммирования-вычитания.

Указанный технический результат при осуществлении полезной модели достигается тем, что в аддитивный формирователь сигнала треугольной формы, содержащий первый вычислитель модуля, удвоитель частоты и блок суммирования-вычитания с одним инвертирующим и двумя неинвертирующими входами, при чем выход первого вычислителя модуля соединен с первым неинвертирующим входом блока суммирования-вычитания, выход которого соединен с выходом аддитивного формирователя сигнала треугольной формы, дополнительно введен второй вычислитель модуля, а удвоитель частоты выполнен с двумя входами, которые соединены, соответственно, с первым и вторым входами аддитивного формирователя сигнала треугольной формы, при этом инвертирующий и второй неинвертирующий входы блока суммирования-вычитания подключены, соответственно, к выходу второго вычислителя модуля и к выходу удвоителя частоты, а входы первого и второго вычислителей модуля

соединены» соответственно, с первым и вторым входами аддитивного формирователя сигнала треугольной формы.

Вычислители модуля могут быть выполнены из двухполупериодных выпрямителей.

Вычислители модуля могут быть выполнены из перемножителя и усилителя-ограничителя, при этом вход вычислителя модуля соединен с первым входом перемножителя и входом усилителя-ограничителя, выход которого соединен со вторым входом перемножителя, выход которого соединен с выходом вычислителя модуля.

Вычислители модуля могут быть выполнены из операционного усилителя, амплитудного компаратора, электронного ключа и четырех резисторов, при этом последовательно соединенные первый и второй резисторы подключены между входом и выходом вычислителя модуля, последовательно соединенные третий и четвертый резисторы соединены между входом вычислителя модуля и неинвертирующим входом операционного усилителя, инвертирующий вход которого соединен с общей точкой соединения первого и второго резисторов, а выход - с выходом вычислителя модуля, причем между общей точкой соединения третьего и четвертого резисторов и общей шиной включен электронный ключ, управляющий вход которого подключен к выходу амплитудного компаратора, неинвертирующий вход которого соединен с общей шиной, а инвертирующий вход - с входом вычислителя модуля.

Удвоитель частоты может быть выполнен из первого и второго квадраторов и вычитателя, при этом первый и второй входы вычитателя соединены, соответственно, с выходами первого и второго квадраторов, при чем первый и второй входы удвоителя частоты, соединены, соответственно, с входами первого и второго квадраторов, а выход - с выходом вычитателя.

Удвоитель частоты может быть выполнен из сумматора, вычитателя и перемножителя, при этом первый вход удвоителя частоты соединен с первыми входами сумматора и вычитателя, второй вход удвоителя частоты соединен со вторыми входами сумматора и вычитателя, при чем к выходам сумматора и вычитателя подключены, соответственно, первый и второй входы перемножителя, выход которого соединен с выходом удвоителя частоты.

Проведенный заявителем анализ уровня техники, включающий поиск по патентным и научно-техническим источникам информации, позволил установить, что заявитель не обнаружил аналог, характеризующийся признаками, тождественными всем существенным признакам заявленной полезной модели. Следовательно, заявляемая полезная модель соответствует условию «новизна».

Введение в предлагаемое устройство дополнительного вычислителя модуля и компенсирующего сигнала при оптимальном соотношении коэффициентов передачи блока суммирования-вычитания позволило расширить функциональные возможности устройства и значительно повысить линейность формируемого сигнала треугольной формы.

Полезная модель иллюстрируется чертежами, где: фиг.1 - блок схема аддитивного формирователя сигнала треугольной формы; фиг.2 - первый вариант исполнения вычислителя модуля; фиг.3 - второй вариант исполнения вычислителя модуля; фиг.4 - первый вариант исполнения удвоителя частоты;

фиг.5 - второй вариант исполнения удвоителя частоты; фиг.6 - фиг.10 - графики, поясняющие принцип работы аддитивного формирователя сигнала треугольной формы.

Аддитивный формирователь сигнала треугольной формы (фиг.1) содержит первый 1 и второй 5 вычислители модуля, удвоитель частоты 2 с двумя

входами и сумматор 3, с одним инвертирующим и двумя неинвертирующими входами, при чем выход первого вычислителя модуля 1 соединен с первым неинвертирующим входом блока суммирования-вычитания 3, выход которого соединен с выходом 4 аддитивного формирователя сигнала треугольной формы. Первый и второй входы удвоителя частоты соединены, соответственно, с первым 6 и вторым 7 входами аддитивного формирователя сигнала треугольной формы, при этом инвертирующий и второй неинвертирующий входы блока суммирования-вычитания 3 подключены, соответственно, к выходу второго вычислителя модуля 5 и к выходу удвоителя 2, а входы первого 1 и второго 5 вычислителей модуля соединены, соответственно, с первым 6 и вторым 7 входами аддитивного формирователя сигнала треугольной формы.

Вычислители модуля 1 и 5 могут быть выполнены из двухполупериодных выпрямителей.

Вычислители модуля 1 и 5 могут быть выполнены (фиг.2) из перемножителя 8 и усилителя-ограничителя 9, при этом вход вычислителя модуля соединен с первым входом перемножителя 8 и входом усилителя-ограничителя 9, выход которого соединен со вторым входом перемножителя 8, выход которого соединен с выходом вычислителя модуля.

Вычислители модуля 1 и 5 могут быть выполнены (фиг.3) из операционного усилителя 10, амплитудного компаратора 11, электронного ключа 12 и четырех резисторов 13-16, при этом последовательно соединенные первый 13 и второй резисторы 14 подключены между входом и выходом вычислителя модуля, последовательно соединенные третий 15 и четвертый 16 резисторы соединены между входом вычислителя модуля и неинвертирующим входом операционного усилителя 10, инвертирующий вход которого соединен с общей точкой соединения первого 13 и второго 14 резисторов, а выход - с выходом вычислителя модуля, причем между общей точкой соединения третьего 15 и четвертого 16 резисторов и общей шиной включен электронный ключ 12, управляющий вход которого подключен к выходу амплитудного компаратора 11, неинвертирующий

вход которого соединен с общей шиной, а инвертирующий вход - с входом вычислителя модуля.

Удвоитель частоты 2 может быть выполнен (фиг.4) из первого 17 и второго 18 квадраторов и вычитателя 19, при этом первый и второй входы вычитателя 19 соединены, соответственно, с выходами первого 17 и второго 18 квадраторов, при чем первый и второй входы удвоителя частоты, соединены, соответственно, с входами первого 17 и второго 18 квадраторов, а выход - с выходом вычитателя 19.

Удвоитель частоты 2 может быть выполнен (фиг.5) из сумматора 20, вычитателя 21 и перемножителя 22, при этом первый вход удвоителя частоты 2 соединен с первыми входами сумматора 20 и вычитателя 21, второй вход удвоителя частоты 2 соединен со вторыми входами сумматора 20 и вычитателя 21, при чем к выходам сумматора 20 и вычитателя 21 подключены, соответственно, первый и второй входы перемножителя 22, выход которого соединен с выходом удвоителя частоты 2.

Аддитивный формирователь сигнала треугольной формы работает следующим образом.

На первый вход 6 формирователя (фиг.1), а, следовательно, на вход первого вычислителя модуля 1 и на первый вход удвоителя частоты 2 подается сигнал

где А - амплитуда, а ₀ - круговая частота сигнала S₁(t), связанная с циклической частотой f известным соотношением ₀=2 f.

На второй вход 7 формирователя, а, следовательно, на вход второго вычислителя модуля 5 и на второй вход удвоителя частоты 2 подается сигнал

сдвинутый по отношению к сигналу S ₁(t) на угол /2.

Вычислители модулей 1 и 5 обеспечивают (фиг.6) получение модулей сигналов S₁(t) и S₂ (1):

которые поступают, соответственно, на первый неинвертирующий и инвертирующий входы блока суммирования-вычитания 3.

Вычислители модуля 1(5), выполненные из перемножителя 8 и усилителя-ограничителя 9 (фиг.2), работают следующим образом.

При подаче на вход первого вычислителя модуля 1 гармонического сигнала S₁(t) на выходе усилителя-ограничителя 9 формируется сигнал F₁(t)=1, соответствующий положительной полуволне сигнала S₁(t), и сигнал F₁(t)=-1, соответствующий отрицательной полуволне сигнала S₁(t). На выходе перемножителя 8 формируется сигнал S₃(t)=S₁(t)·F ₁(t)=mod [S₁(t)], являющийся модулем сигнала S₁(t).

При подаче на вход формирователя модуля 5 гармонического сигнала S₂(t) на выходе усилителя-ограничителя 9 формируется сигнал F₂(t)=1, соответствующий положительной полуволне сигнала S₂(t), и сигнал F₂(t)=-1, соответствующий отрицательной полуволне сигнала S₂ (t). На выходе перемножителя 8 формируется сигнал S₄ (t)=S₂(t)·F₂(t)=mod [S₂ (t)], являющийся модулем сигнала S₂(t).

Временные диаграммы, поясняющие принцип формирования сигналов S₃(t) и S₄(t), изображены на фиг.7.

В вычислителе модуля (фиг.3), операционный усилитель 10, электронный ключ 12 и четыре резистора 13-16 образуют коммутатор со сменой знака выходного сигнала.

На вход вычислителя модуля 1 поступает сигнал S₁(t), а на управляющий вход электронного ключа 12 с выхода амплитудного компаратора 11 - сигнал E_y(t) либо с уровнем «Лог.0», либо с уровнем «Лог.1». При подаче на управляющий вход электронного ключа 12 сигнала E_y(t) с уровнем «Лог.0» ключ 12 размыкается. Поскольку входное сопротивление R_вх операционного усилителя 10 много больше эквивалентного сопротивления R_э=(R₁₃+R₁₄), то U₂ (t)S₁(t).

На инвертирующем входе операционного усилителя 10 будет сигнал

Выходной сигнал S₃(t)=[U ₂(t)-U₁(t)]·К₀, где К₀ - коэффициент усиления операционного усилителя 10 при разомкнутой обратной связи. При достаточно большом коэффициенте усиления К₀ операционного усилителя 10 и при равенстве резисторов R₁₃=R₁₄=R коэффициент усиления N₁ вычислителя модуля 1 будет равен единице N₁=1. В этом случае S₃(t)=N₁·S₁ (t)=S₁(t).

При подаче на управляющий вход электронного ключа 12 сигнала E_y(t) с уровнем «Лог.1» ключ 12 замыкается. В этом случае коэффициент усиления N₂ вычислителя модуля 1 будет равен минус единице N₂=-1, следовательно, выходной сигнал S ₃(t)=N₂·S₁(t)=-S₁ (t).

Таким образом, на выходе вычислителя модуля 1 формируется сигнал S₃(t)=mod [S₁(t)], являющийся модулем сигнала S₁(t).

Аналогично работает формирователь модуля 5, на выходе которого формируется сигнал S₄(t)=mod [S₂(t)], являющийся модулем сигнала S₂(t).

Временные диаграммы, поясняющие принцип формирования сигналов S₃(t) и S ₄(t), изображены на фиг.8.

Удвоитель частоты 2 (фиг.4), выполненный из первого 17 и второго 18 квадратов работает следующим образом.

На первый вход удвоителя частоты 2, следовательно, на вход квадратора 17 подается сигнал S ₁(t)=sin(₀t), а на второй вход удвоителя частоты 2, следовательно, на вход квадратора 18 поступает сигнал S₂(t)=cos(₀t). На выходе первого квадратора 17 формируется сигнал X₁(t)=[S₁(t)]², на выходе второго квадратора 18 - сигнал X₂(t)=[S₂ (t)]², а на выходе вычитателя 19 сигнал

Удвоитель частоты 2 (фиг.5), выполненный из сумматора 20, вычитателя 21 и перемножителя 22 работает следующим образом.

При подаче сигналов S₁(t) и S₂(t) на соответствующие входы удвоителя частоты 2 на выходе сумматора 20 формируется сигнал X₃(t)=S ₁(t)+S₂(t), на выходе вычитателя 21 - сигнал X₄(t)=S₂(t)-S₁(t), а на выходе умножителя 22 сигнал

При отсутствии компенсирующего сигнала S₅ (t) на выходе блока суммирования-вычитания 3 будет сформирован (фиг.6) сигнал

S_синт(t)=K₁ ·S₃(t)-К₂·S₄(t)]=K ₁·mod [S₁(t)] - К₂·mod [S₂(t)], (6)

где К₁ и К ₂ - коэффициенты передачи блока суммирования-вычитания 3 по первому неинвертирующему и второму инвертирующему входам, соответственно. При K₁=К₂==1 на выходе 4 амплитуда сигнала S_синт(t) будет равна амплитуде А входных сигналов S₃(t) и S₄ (t).

На фиг.6 графики построены для нормированного значения А=1. Частота основной гармоники ₁ синтезированного сигнала треугольной формы S_синт(t) равна удвоенному значению частоты ₀, квадратурных сигналов S₁(t) и S₂(t), то есть происходит умножение частоты ₁=2₀.

На участках «прямого хода» (интервал от нуля до /2), и «обратного хода» (интервал от /2 до ) сигнал 8_синт (t) имеет S-образные характеристики, то есть является «квазилинейным».

Используя разложение сигнала S_синт (t) в ряд Фурье представим этот сигнал в следующей форме:

Для первой гармоники амплитудное значение А_1синт =8/(3)0,849.

При удвоенных значениях частоты n-ой гармоники _n=2n₀ эталонный периодический сигнал S_эт (t) треугольной формы может быть представлен с помощью следующего ряда:

Амплитудное значение первой гармоники А_1эт=8/(²)0,811.

Погрешность ₁ квазилинейного, то есть синтезированного сигнала S_синт (t), найдем с помощью следующего выражения: ₁=S_эт(t) - S_синт(t). График зависимости ₁ от угла =₀t приведен на фиг.9. Максимальное отклонение ₁

по модулю превышает 4% (₁=42,5 мВ при нормированном значении амплитуды А=1000 мВ).

Анализ формулы (7) позволяет сделать вывод, что при 4n²1 закон изменения высших гармонических составляющих сигнала S_синт(t) будет соответствовать закону изменения аналогичных составляющих сигнала S_эт(t):

Найдем отношение

При умножении сигнала S_синт (t) на нормирующий множитель =M₁ все высшие гармоники этого сигнала практически будут совпадать с аналогичными гармониками эталонного сигнала S_эт(t). Однако первая гармоника А_1сиинт после умножения на нормирующий множитель M₁ будет отличаться от первой гармоники эталонного сигнала (фиг.10). В некоторой степени это будет касаться и наиболее сильной третьей гармоники. Если произвести нормирование по третьей гармонике, то нормирующий множитель М₂ будет равен:

Оптимальное значение нормирующего множителя

После введения нормирующего множителя первая гармоника сигнала будет превышать необходимое значение. Для исключения этого явления на второй неинвертирующий вход блока суммирования-вычитания 3 с выхода удвоителя частоты 2 подается компенсирующий гармонический сигнал с частотой, равной удвоенному значению частоты входных сигналов:

где K_f - коэффициент передачи удвоителя частоты 2; - коэффициент передачи блока суммирования-вычитания 3 по второму неинвертирующему входу. При K_f=1 необходимое значение =(-1)=(1,25-1)=0,25.

Введение компенсирующего сигнала S_комп(t) позволило (фиг.10) значительно улучшить линейность формируемого сигнала S_вых(t), поскольку остаточная

погрешность ₂ выходного сигнала S_вых (t) значительно меньше погрешности ₁ (фиг.9) синтезированного сигнала S_синт (t).

Использование предлагаемой полезной модели позволит расширить функциональные возможности устройства и значительно улучшить линейность формируемого сигнала треугольной формы.

1. Аддитивный формирователь сигнала треугольной формы, содержащий первый вычислитель модуля, удвоитель частоты и блок суммирования-вычитания с одним инвертирующим и двумя неинвертирующими входами, при этом выход первого вычислителя модуля соединен с первым неинвертирующим входом блока суммирования-вычитания, выход которого соединен с выходом аддитивного формирователя сигнала треугольной формы, отличающийся тем, что в него дополнительно введен второй вычислитель модуля, а удвоитель частоты выполнен с двумя входами, которые соединены соответственно с первым и вторым входами аддитивного формирователя сигнала треугольной формы, причем инвертирующий и второй неинвертирующий входы блока суммирования-вычитания подключены соответственно к выходу второго вычислителя модуля и к выходу удвоителя частоты, а входы первого и второго вычислителей модуля соединены соответственно с первым и вторым входами аддитивного формирователя сигнала треугольной формы.

2. Формирователь по п.1, отличающийся тем, что вычислители модуля выполнены из двухполупериодных выпрямителей.

3. Формирователь по п.1, отличающийся тем, что вычислители модуля выполнены из перемножителя и усилителя-ограничителя, при этом вход вычислителя модуля соединен с первым входом перемножителя и входом усилителя-ограничителя, выход которого соединен со вторым входом перемножителя, выход которого соединен с выходом вычислителя модуля.

4. Формирователь по п.1, отличающийся тем, что вычислители модуля выполнены из операционного усилителя, амплитудного компаратора, электронного ключа и четырех резисторов, при этом последовательно соединенные первый и второй резисторы подключены между входом и выходом вычислителя модуля, последовательно соединенные третий и четвертый резисторы соединены между входом вычислителя модуля и неинвертирующим входом операционного усилителя, инвертирующий вход которого соединен с общей точкой соединения первого и второго резисторов, а выход - с выходом вычислителя модуля, причем между общей точкой соединения третьего и четвертого резисторов и общей шиной включен электронный ключ, управляющий вход которого подключен к выходу амплитудного компаратора, неинвертирующий вход которого соединен с общей шиной, а инвертирующий вход - с входом вычислителя модуля.

5. Формирователь по п.1, отличающийся тем, что удвоитель частоты выполнен из первого и второго квадраторов и вычитателя, при этом первый и второй входы вычитателя соединены соответственно с выходами первого и второго квадраторов, причем первый и второй входы удвоителя частоты соединены соответственно с входами первого и второго квадраторов, а выход - с выходом вычитателя.

6. Формирователь по п.1, отличающийся тем, что удвоитель частоты выполнен из сумматора, вычитателя и перемножителя, при этом первый вход удвоителя частоты соединен с первыми входами сумматора и вычитателя, второй вход удвоителя частоты соединен со вторыми входами сумматора и вычитателя, причем к выходам сумматора и вычитателя подключены соответственно первый и второй входы перемножителя, выход которого соединен с выходом удвоителя частоты.