Цифровое устройство разгрузки по частоте и напряжению

Цифровое устройство разгрузки по частоте и напряжению относится к релейной технике и предназначено для предотвращения аварийного снижения частоты в энергосистеме и ее восстановления до заданного уровня путем автоматического отключения части потребителей, при возникновении дефицита активной мощности, и для автоматического включения отключенных потребителей, после ликвидации аварийного дефицита мощности.

Цель изобретения - расширение функциональных возможностей устройства и снижение его габаритных размеров при сохранении основных функций.

Устройство содержит блок гальванической развязки и предварительного масштабирования входных сигналов в виде напряжения, микропроцессор, два регистра памяти, таймер, блок ввода-вывода, формирователь аналоговых сигналов, узлы для связи с ПЭВМ и АСУ.

Предложенное устройство предназначено для установки в в релейных отсеках КРУ собственных нужд электростанций, на распределительных подстанциях сетевых предприятий, на подстанциях промышленных и коммунальных предприятий, объектов нефтегазового комплекса, предприятий горнодобывающей промышленности, на пунктах секционирования в распределительных сетях 6-35 кВ.

Изобретение относится к технике релейной защиты и противоаварийной автоматики и предназначено для предотвращения аварийного снижения частоты и ее восстановления до заданного в энергосистеме уровня путем автоматического отключения части потребителей (автоматическая частотная разгрузка) при возникновении дефицита активной мощности, и/или снижения напряжения (автоматическое ограничение снижения напряжения) и для автоматического включения отключенных потребителей после ликвидации аварийного дефицита мощности (автоматическое повторное включение по частоте).

Известное устройство для блокировки включения секционного выключателя [А.С Н02Н 11/00 №1702480 Бюл. №48 1991 г.], содержащее два трансформатора, управляемый ключ, диод, сглаживающий контур, реагирующий орган и реле, позволяет управлять выключателями по необходимости, имеет небольшие габариты, но обладает ограниченными функциональными возможностями в части частотной разгрузки.

Известное микропроцессорное многофункциональное устройство реле частоты [Патент RU G01R 23/00,H02H 3/46 №2171475 Бюл. №21 27.07.01], содержащее аналого-цифровой преобразователь, масштабный усилитель, блок сравнения, два регистра памяти, микропроцессор, блок ввода-вывода и микропроцессорную систему, позволяет организовать частотную разгрузку различных энергосистем в условиях аварийного дефицита активной мощности, но имеет относительно большие габариты, достаточно сложную схему устройства и непростое взаимодействием с ним обслуживающего персонала при эксплуатации.

Наиболее близким техническим решением является микропроцессорное устройство автоматической частотной разгрузки [Патент RU7H02 H3/46, H02J 11/00, G01R 23/00 №2230414 Бюл. №16 10.06.04], содержащее блок сравнения, блок запрета, два регистра памяти, микропроцессор выполняющий логическую обработку поступающей информации, сравнение измеренных параметров контролируемого аналогового сигнала с уставками, отсчет выдержек времени и формирование команд сигнализации, блок ввода-вывода, счетчик и таймер, позволяет организовать частотную разгрузку различных энергосистем в условиях аварийного дефицита активной мощности.

Прототип также имеет относительно большие габариты и ограниченные функциональные возможности - разгрузка только по частоте.

Цель изобретения - расширение функциональных возможностей устройства и снижение его габаритных размеров при сохранении основных функций.

Поставленная цель достигается тем, что в известное устройство, содержащее два регистра памяти, микропроцессор, блок ввода-вывода и таймер, причем вторая группа входов-выходов блока ввода-вывода соединена с первой группой входов-выходов микропроцессора, введены блок гальванической развязки и предварительного масштабирования входных сигналов в виде напряжения, формирователь аналоговых сигналов и узлы для связи с ПЭВМ и АСУ, причем группа входов блока гальванической развязки и предварительного масштабирования входных сигналов в виде напряжения является группой входов устройства, первая, вторая и третья группа входов-выходов которого является, соответственно, первой группой входов-выходов узла для связи с ПЭВМ, узла для связи с АСУ и блока ввода-вывода, вторая группа входов-выходов которого соединена с группой входов-выходов таймера, группа выходов блока гальванической развязки и предварительного масштабирования входных сигналов в виде напряжения является группой входов формирователя аналоговых сигналов, группа выходов которого является группой входов микропроцессора, вторая, третья и четвертая группа входов-выходов которого, является, соответственно, второй группой входов-выходов узла для связи с ПЭВМ, узла для связи с АСУ и третьей группой входов-выходов блока ввода-вывода, пятая группа входов-выходов микропроцессора является группой входов-выходов первого и второго регистров.

На фиг.1 приведена структурная схема устройства.

На фиг.2 - пример реализации блока гальванической развязки и предварительного масштабирования входных сигналов в виде напряжения.

На фиг.3 - пример реализации формирователя аналоговых сигналов.

На фиг.4 - пример реализации блока ввода-вывода.

На фиг.5 - внешний вид прототипа и заявляемого устройства.

На фиг.1 - обозначены:

1 - блок гальванической развязки и предварительного масштабирования входных сигналов в виде напряжения;

2 - формирователь аналоговых сигналов;

3 - микропроцессор, например AT91SAM7S256-AU-001 или аналогичный, содержащий:

ADC - аналого-цифровой преобразователь;

PU - центральный процессор;

порты:

- I2C и SPI (последовательные каналы);

- OUT (последовательно-параллельный канал);

U0 и U1 - каналы драйверов для связи с ПЭВМ и АСУ;

4 - драйвер для связи с ПЭВМ типа MAX3232EEWE фирмы Maxim или аналогичный (канал RS-232);

5 - драйвер для связи с АСУ типа SN65LBC184D фирмы Texas Instruments или аналогичный (канал RS-485);

6 - таймер, например DS3231SN фирмы Dallas Semicoductor или аналогичный;

7 - первый регистр памяти, например AT45DB642D-TU фирмы Аtmеl или аналогичный;

8 - второй регистр памяти, например FM25CL64-G фирмы Ramtronили аналогичный;

9 - блок ввода-вывода;

10 - группа сигналов напряжения (1U и 2U) защищаемого объекта;

11 - группа входов-выходов для связи с персональной электронной вычислительной машиной (ПЭВМ) - канал RS-232;

12 - группа входов- выходов для связи с АСУ- канал RS-485;

13 - канал I2C;

14 - канал OUT;

15 - канал SPI;

16 - группа входов-выходов для связи с внешними устройствами т.е. входы-выходы устройства аналогового ввода-вывода (УABB) и входы-выходы устройства дискретного ввода-вывода (УДВВ).

На фиг.2 обозначены:

17 - операционный усилитель преобразования и масштабирования входных сигналов. В качестве операционного усилителя можно использовать микросхему типа AD8602 фирмы Analog Devices или аналогичную;

l₁, l ₂ - узлы гальванической развязки и предварительного масштабирования входных сигналов в виде напряжения;

R - резисторы типа RT 0805 BRD07 фирмы Yageo или аналогичные;

С - конденсаторы типа CC0805KRX9BN104 фирмы Yageo или аналогичные;

C₁ - конденсатор типа T491B685M010AS фирмы Kemet или аналогичный;

Т - трансформаторы напряжения типа ТН или аналогичные;

Д - сборка диодная типа BAV99 фирмы "PHI" или аналогичная;

V₁ - напряжение 1,65 В;

V₂ - напряжение 3,3 В.

На фиг.3 обозначены:

2_1.1 , 2_1.2, 2₂ - узлы формирования аналоговых сигналов по напряжению;

R ₁ - резисторы типа RC0805FR07 фирмы Yageo или аналогичные.

На фиг.4 обозначены:

18 - регистр типа MAX7315AUE фирмы Maxim или аналогичный;

19 - источник питания;

20 - пульт управления;

21 - узел индикации;

22 - лицевая панель с клавиатурой и светодиодами;

23, 24 - регистры светодиодов и кнопок типа MAX7315AUE фирмы Maxim или аналогичные;

25 - устройство дискретного ввода-вывода (УДВВ);

26 - устройство аналогового ввода-вывода (УABB).

На фиг.5 обозначены:

27 - прототип;

28 - заявляемое устройство.

Цифровое устройство разгрузки по частоте и напряжению содержит блок гальванической развязки и предварительного масштабирования входных сигналов в виде напряжения 1, формирователь аналоговых сигналов 2, микропроцессор 3, узлы для связи с ПЭВМ 4 и АСУ 5, таймер 6, два регистра памяти 7, 8 и блок ввода-вывода 9, вторая группа входов-выходов 13 блока ввода-вывода 9 соединена с первой группой входов-выходов I2C микропроцессора 3 и группой входов-выходов таймера 6, группа входов 10 блока гальванической развязки и предварительного масштабирования входных сигналов в виде напряжения 1 является группой входов устройства, первая 11, вторая 12 и третья 16 группа входов-выходов которого является, соответственно, первой группой

входов-выходов узла для связи с ПЭВМ 4, узла для связи с АСУ 5 и блока ввода-вывода 9, группа выходов блока гальванической развязки и предварительного масштабирования входных сигналов в виде напряжения 1 является группой входов формирователя аналоговых сигналов 2, группа выходов которого является группой входов микропроцессора 3, вторая U0, третья U1 и четвертая OUT группа входов-выходов которого, является, соответственно, второй группой входов-выходов узла для связи с ПЭВМ 4, узла для связи с АСУ 5 и третьей 14 группой входов-выходов блока ввода-вывода 9, пятая группа SPI входов-выходов 15 микропроцессора 3 является группой входов-выходов первого 7 и второго 8 регистров.

Устройство обеспечивает выполнение;

- автоматической частотной разгрузки без выдержки времени с возможностью блокировки по скорости снижения частоты (АЧР1);

- автоматической частотной разгрузки с выдержкой времени с возможностью контроля напряжения (АЧР2);

- автоматической частотной разгрузки по скорости снижения частоты (АЧРС);

- совмещенной (комбинированной) разгрузки, объединяющей функции АЧР1, АЧР2 и АЧРС;

- автоматического ограничения повышения частоты с выдержкой времени, с возможностью ускорения по скорости изменения частоты, с выдачей команд отключения и регулирования (АОПЧ);

-автоматического повторного включения по частоте с возможностью контроля напряжения (ЧАПВ);

- автоматической разгрузки по снижению напряжения (АРСН).

Устройство обеспечивает следующие эксплуатационные возможности:

- "местный" (от ПЭВМ) и "дистанционный" (от АСУ) ввод, хранение, переключение и отображение любого из двух пакетов (программ) уставок;

- измерение или вычисление текущих электрических параметров контролируемой сети по одному или по двум напряжениям, подаваемым от одной или от разных секций;

- фиксацию, хранение и отображение аварийных электрических параметров сети;

цифровую регистрацию параметров аварийного процесса (осциллографирование);

непрерывный оперативный контроль работоспособности (самодиагностику) в течение всего времени работы;

- двусторонний обмен информацией с АСУ или ПЭВМ по стандартным последовательным каналам связи RS-232 или RS-485 по протоколу обмена MODBUS;

- блокирование алгоритмов АЧР при снижении контролируемого напряжения ниже уставки.

Устройство измеряет или вычисляет следующие параметры:

- действующие значения основной частоты F напряжений 1U или 2U;

- обратную последовательность напряжений (при подключении в качестве 1U и 2U междуфазных напряжений U_AB и U_BC одной секции);

- частоты суммы векторов 1U и 2U;

- скорости снижения частоты S суммы векторов 1U и 2U;

- скольжение частоты S между двумя каналами подключенных напряжений 1U и 2U;

- контролирует нижний уровень напряжения сети (0,6 U_ном) при котором может нарушиться достоверность измерений.

Частота сигнала измеряется по сумме длительностей полупериодов напряжения:

где T₁ - длительность нечетного полупериода;

Т₂ - длительность четного полупериода.

Скорость изменения частоты вычисляется как первая производная частоты сигнала по времени:

где dF - приращение частоты за время dt;

dt - малый интервал времени.

Для оценки первой производной частоты применяется метод численного дифференцирования данных:

Для оценивания частоты периодического сигнала применяется временной метод измерения.

Устройство производит измерение двух напряжений 1U и 2U.

Для измерения частоты в качестве основного («рабочего») принимается напряжение 1U.

При снижении в течение 10 с напряжения 1U ниже уставки 1U->2U контролируемым становится «резервное» напряжение 2U.

После этого, если напряжение 1U поднимется выше уставки 1U->2U в течение 10 с, контролируемым опять станет напряжение 1U.

В случае перехода на «резервное» напряжение (2U) и снижения обоих напряжений ниже уставки 1U->2U функции АЧР блокируются.

Аппаратно выполнение алгоритмов реализовано следующим образом:

контролируемые сигналы 10 от первичных трансформаторов напряжения защищаемого объекта поступают на промежуточные трансформаторы Т узлов гальванической развязки и предварительного масштабирования входных сигналов в виде напряжения 1₁ и 1₂.Промежуточные трансформаторы Т обеспечивают гальваническую развязку и предварительное масштабирование входных сигналов. Первичные обмотки трансформаторов обеспечивают заданную термическую стойкость при перегрузках. Усилители, реализованные на микросхеме 17, диодных сборках Д, резисторах R служат для предварительного масштабирования сигналов промежуточных трансформаторов. С выходов усилителей 17 сигналы поступают на входы формирователя аналоговых сигналов 2, узлы формирования аналоговых сигналов 2_1.1, 2_1.2 и 2₂ которого служат для точного масштабирования сигналов и согласования импедансов промежуточных трансформаторов и аналого-цифрового преобразователя ADC микропроцессора 3. Конденсаторы С, в цепи обратной связи усилителей 17, являются фильтрами нижних частот - пропускают составляющие напряжения определенной частоты и не пропускают высокочастотные гармоники, являющиеся помехами, искажающими синусоиду напряжения. Далее аналоговые сигналы поступают в аналого-цифровой преобразователь ADC микропроцессора 3 для изменения формы сигнала на дискретную (цифровую), т.к. последующая обработка сигналов производиться центральным процессором PU. Работой аналого-цифрового преобразователя ADC управляет процессор PU микропроцессора 3, который обеспечивает цифровую фильтрацию входных сигналов, расчет вторичных электрических параметров сети, выполнение процедур самодиагностики, а также поддерживает обмен, с входящими в блок ввода-вывода 9, пультом управления 20, узлом индикации 21, по каналу 13, лицевой панелью 22, с клавиатурой и светодиодами, через регистры 23 и 24, а также с устройствами ввода-вывода 25 и 26, по каналу 14.

Если нижний уровень входного напряжения в норме, то микропроцессор 3 формирует последовательность прямоугольных импульсов с частотой контролируемого аналогового сигнала, т.е. из исходного сигнала формируется бинарный сигнал меандр, который

переключает между собой два канала измерения временных интервалов (таймера микропроцессора через порт I2C и таймера 6). Синхронизация таймера 6 осуществляется сигналом микропроцессора деленным до частоты полупериода. Таким образом один таймер измеряет длительность четного полупериода, а другой - нечетного. Каждый переход контролируемого напряжения через ноль активирует включение одного из таймеров, остановку счета второго таймера и считывание его значения. Такая реализация позволяет правильно обрабатывать возможные колебания управляющего сигнала меандр типа 0-1-0 в зоне перехода через ноль контролируемого напряжения. В каждый момент времени в памяти микропроцессора хранится N оценок длительности полупериодов в отсчетах таймера.

T_i=K_t·t _i, i=1...N

где Т_i - текущая оценка длительности полупериода тактов;

К _т - длительность квантования по времени. Текущая оценка частоты сигнала вычисляется один раз за период по формуле:

где - текущая оценка частоты;

Т_i - длительность текущего полупериода;

Т _i-1 -длительность предыдущего полупериода. Для уменьшения воздействия шумов и случайных процессов первичная информация о частоте сглаживается с учетом весовых коэффициентов:

где F_i - сглаженная оценка частоты;

К₁, К₂ , К₃ - весовые коэффициенты.

Выбор весовых коэффициентов осуществляется на этапе разработки по результатам моделирования и макетных испытаний.

Измерение скорости изменения частоты.

Исходной информацией для измерения скорости изменения частоты являются массивы N сглаженных оценок частоты и длительностей полупериодов.

Оценка скорости вычисляется один раз за полупериод согласно формуле:

где - текущая оценка скорости изменения частоты на основе N отсчетов частоты;

F_i - текущая оценка скорости изменения частоты;

F_i-n - оценка скорости изменения частоты за N^ый прошлый период;

t_i-к - оценка длительности N полупериодов. Результаты измерений накапливаются в памяти микропроцессора 3. Сюда же, в порт OUT, по шине 14 из блока ввода-вывода 9 поступает информация о состоянии дискретных входов, а в порт I2C, по шине 13, - информация с клавиш клавиатуры лицевой панели 22 блока ввода-вывода 9. Микропроцессор 3 производит логическую обработку поступающей информации (сравнение измеренных параметров контролируемого аналогового сигнала с уставками, отсчет выдержек времени и т.д.) и формирует команды сигнализации, которые передаются по шине 14 на светодиоды пульта управления 20 и на выходные реле установленные в УАВВ 26 блока ввода-вывода 9. Кроме того, микропроцессор 3 готовит информацию для отображения на индикаторах дисплея 21.

Устройство, не только выполняет все функции прототипа, но и обеспечивает:

- автоматическую разгрузку по снижению напряжения (блокировка АЧР по контролю 1U и 2U);

- местный (от ПЭВМ) и дистанционный (от АСУ) ввод, хранение, переключение и отображение любого из двух пакетов (программ) уставок.

Для надежности в устройстве имеется система самодиагностики, которая состоит из двух подсистем - фоновой самодиагностики, которая обеспечивает контроль работоспособности основных узлов устройства в течении всего срока эксплуатации и набора тестов, запускаемых по вызову.

Фоновая самодиагностика выполняется непрерывно, в течении всего времени работы устройства, обеспечивая контроль работоспособности всех основных узлов. Результаты самодиагностики анализируются микропроцессором 3.

В состав диагностики входят:

-проверка дискретных входов;

-тестирование дисплея (программные известные методы);

-тестирование клавиатуры (программные известные методы).

Таким образом, устройство имеет расширенные функции и меньшие (в два раза) габариты (фиг.5) (исключены блок сравнения, блок запрета и счетчик).

Цифровое устройство разгрузки по частоте и напряжению, содержащее два регистра памяти, микропроцессор, блок ввода-вывода и таймер, причем вторая группа входов-выходов блока ввода-вывода соединена с первой группой входов-выходов микропроцессора, отличающееся тем, что в него введены блок гальванической развязки и предварительного масштабирования входных сигналов в виде напряжения, формирователь аналоговых сигналов и узлы для связи с ПЭВМ и АСУ, причем группа входов блока гальванической развязки и предварительного масштабирования входных сигналов в виде напряжения является группой входов устройства, первая, вторая и третья группа входов-выходов которого является соответственно первой группой входов-выходов узла для связи с ПЭВМ, узла для связи с АСУ и блока ввода-вывода, вторая группа входов-выходов которого соединена с группой входов-выходов таймера, группа выходов блока гальванической развязки и предварительного масштабирования входных сигналов в виде напряжения является группой входов формирователя аналоговых сигналов, группа выходов которого является группой входов микропроцессора, вторая, третья и четвертая группа входов-выходов которого является соответственно второй группой входов-выходов узла для связи с ПЭВМ, узла для связи с АСУ и третьей группой входов-выходов блока ввода-вывода, пятая группа входов-выходов микропроцессора является группой входов-выходов первого и второго регистров.