Ячейка коммутации для многокаскадных коммутирующих систем
Область применения: полезная модель относится к области вычислительной техники и связи, а именно, к многокаскадным коммутирующим системам.
Технический результат: расширение функциональных возможностей многокаскадной коммутационной системы за счет за счет обеспечения процесса настройки новых каналов связи на фоне передачи информации по ранее настроенным каналам.
Он достигается тем, что в устройство дополнительно введен триггер, логический элемент ИЛИ, информационные шины; первый вход логического элемента ИЛИ соединен с управляющей шиной, второй вход соединен с инверсным выходом триггера, выход логического элемента ИЛИ соединен со входом сброса триггера, вход установки триггера соединен с управляющей шиной, прямой выход триггера соединен со вторым входом двухвходового логического элемента ИЛИ, инверсный выход соединен со вторым входом двухвходового двухвходового логического элемента И; информационные шины являются входами и выходами логических элементов И.
Устройство предназначено для применения в вычислительной технике и связи.
Известна ячейка памяти для матричного коммутатора (см. А.С. СССР №575697, 1977). Недостаток устройства состоит в невозможности осуществления процесса настройки ячейки памяти на фоне передачи информации.
Наиболее близкой по сути является ячейка памяти (см. А.С. СССР №1233214, 1986), содержащая элемент сравнения, элемент задержки, элемент ИЛИ, триггер, элементы И, шины управления.
Недостаток устройства состоит в невозможности осуществления процесса настройки ячейки памяти на фоне передачи информации.
Техническая задача: обеспечение процесса настройки ячейки коммутации на фоне передачи информации.
Технический результат: расширение функциональных возможностей многокаскадной коммутационной системы за счет за счет обеспечения процесса настройки новых каналов связи на фоне передачи информации по ранее настроенным каналам.
Он достигается тем, что в устройство дополнительно введен триггер, логический элемент ИЛИ, информационные шины; первый вход логического элемента ИЛИ соединен с управляющей шиной, второй вход соединен с
инверсным выходом триггера, выход логического элемента ИЛИ соединен со входом сброса триггера, вход установки триггера соединен с управляющей шиной, прямой выход триггера соединен со вторым входом двухвходового логического элемента ИЛИ, инверсный выход соединен со вторым входом двухвходового двухвходового логического элемента И; информационные шины являются входами и выходами логических элементов И.
Функциональная схема устройства приведена на рисунке. Устройство содержит двухвходовый элемент 1 сравнения, двухвходовый логический элемент ИЛИ 2, триггер 3, триггер 4, двухвходовый элемент И 5, трехвходовый элемент И 6, трехвходовый элемент И 7, двухвходовый элемент И 8, шины управления 9-13, информационный шины 14-17. Элемента 1 сравнения может быть выполнен на элементе сложения по модулю 2.
Устройство работает следующим образом: режим идентификации каналов связи начинается подачей на шину 10 потенциала, устанавливающего триггеры 3 и 4 в единичное состояние. Настроечные коды по шинам 11 и 12 поступают поразрядно на двухвходовый элемент 1 сравнения. Элемент 1 сравнения выделяет различие в соответствующих разрядах настроечных кодов, если такое различие обнаружено, то сигнал с выхода элемента 1 сравнения сбрасывает триггер 3 узла и тем самым фиксирует отсутствие канала связи через данный коммутирующий узел. Если в результате анализа настроечных кодов на выходе элемента 1 сравнения ни разу не вырабатывался сигнал неравенства разрядов, то триггер 3 остается в
прямом состоянии и тем самым фиксирует наличие канала связи. Режим передачи информации начинается подачей потенциала на шину 9. Информационное сообщение в прямом направлении проходит с информационной шины 14 через трехвходовый элемент И 6 на информационную шину 16, а в обратном - с информационного выхода 17 через трехвходовый элемент И 7 на информационную шину 15. Импульс с шины 9 поступает так же на вход установки триггера 4. На его вход сброса через двухвходовый элемент ИЛИ 8 подается потенциал с инверсного выхода триггера 3. Потенциал с прямого выхода триггера 4 поступает на вход двухвходового элемента ИЛИ 2, тем самым запрещая дальнейшее сравнение поступающих разрядов кодов, а с инверсного - на вход двухвходового элемента И 5, блокируя импульс с шины 10 и переводя триггер 3 в инверсное состояние. Ячейка в дальнейшем в переборе свободных каналов связи не участвует.
Разборка каналов связи начинается подачей потенциала на шину 13. Этот потенциал поступает на вход двухвходового элемента ИЛИ 8, затем с выхода элемента ИЛИ 8 на инверсный вход триггера 4 и переводит триггер 4 в инверсное состояние, тем самым разрешая прохождение потенциала с шины 10 на прямой вход триггера 3 и поступление результатов сравнения поступающих разрядов кода на инверсный вход триггера 3.
Предлагаемая ячейка коммутации обладает средствами для расширение функциональных возможностей многокаскадной коммутационной системы
за счет возможности настройки многокаскадной коммутационной системы на фоне передачи информации.
Ячейка коммутации для многокаскадной коммутирующей системы, содержащая триггер, логические элементы, шины управления, отличающаяся тем, что в нее дополнительно введены триггер, логический элемент ИЛИ, информационные шины; первый вход логического элемента ИЛИ соединен с управляющей шиной, второй вход соединен с инверсным выходом триггера, выход логического элемента ИЛИ соединен со входом сброса триггера, вход установки триггера соединен с управляющей шиной, прямой выход триггера соединен со вторым входом двухвходового логического элемента ИЛИ, инверсный выход соединен со вторым входом двухвходового логического элемента И; информационные шины являются входами и выходами логических элементов И.
