Полезная модель рф 70384

Авторы патента:


 

Полезная модель направлена на повышение достоверности передачи информации в системах с решающей обратной связью, работающих по параллельным каналам связи. Указанный технический результат достигается тем, что устройство повышения достоверности передачи информации включает две параллельно расположенные линии, содержащие каждая последовательно расположенные выходной накопитель, ключ, накопитель, анализатор признака соответствия, дешифратор команды запрос; общий ключ, общий выходной накопитель, десять логических элементов "ИЛИ", устройство поразрядного сравнения элементов принятых кодовых комбинаций, логический элемент "И", причем информационный вход решающей обратной связи первого канала соединен с соответствующими входами накопителя, анализатора признака соответствия, дешифратора команды запрос первой линии, а информационный вход решающей обратной связи второго канала соединен соответственно со входами накопителя, анализатора признака соответствия, дешифратора команды запрос второй линии, выходы выходных накопителей первого и второго каналов соединены с соответствующими входами элементов устройства поразрядного сравнения элементов принятых кодовых комбинаций и входами с первого по шестой логических элементов "ИЛИ", выходы которых подключены соответственно ко входам общего ключа, выходы которого соединены со входами общего выходного накопителя, при этом выходы элементов устройства поразрядного сравнения элементов принятых кодовых комбинаций соединены со входами десятого логического элемента "ИЛИ", выход которого соединен со входом девятого логического элемента "ИЛИ" и входом общего ключа, выход анализатора признака соответствия первой линии соединен со входом логического элемента "И" и входом седьмого логического элемента "ИЛИ", выход которого соединен со входом ключа первой линии, при этом выход логического элемента "И" соединен со входом девятого логического

элемента "ИЛИ", выход анализатора признака соответствия второй линии соединен со входом логического элемента "И" и входом восьмого логического элемента "ИЛИ", выход которого соединен со входом ключа второй линии, выходы дешифраторов команды запрос первой и второй линии соединены со входами девятого логического элемента "ИЛИ", выход которого соединен со входами седьмого и восьмого логических элементов "ИЛИ".

Полезная модель относится к радиотехнике и может быть использована в системах с решающей обратной связью (РОС), работающих по параллельным каналам связи для повышения достоверности функционирования работы устройств.

Известно отказоустойчивое устройство (патент №2297031), содержащее исходную схему, кодирующее устройство, предназначенное для осуществления правых и левых диагональных проверок и формирования вектора контрольных разрядов, схему синдрома ошибки, дешифратор, корректор, предназначенный для исправления ошибок, возникающих на выходах исходной схемы, информационные входы устройства подключены к первым входам исходной схемы, выходы которой подключены к первым входам корректора, выходы корректора являются выходами устройства, дополнительно содержащее с первую по четвертую группы элементов И, пятый элемент И, группу элементов ИЛИ, с второго по восьмой элементы ИЛИ, регистр, схему проверки на четность, элемент НЕ, адресные входы, вход записи, вход считывания, вход «Сброс», причем информационные входы устройства подключены к первым входам элементов И первой группы, адресные входы подключены к вторым входам исходной схемы и к первым входам регистра, вход записи подключен к третьему входу исходной схемы, к вторым входам элементов И первой группы и к второму входу регистра, вход считывания подключен к четвертому входу исходной схемы, к первым входам элементов И второй группы, к первым входам элементов И третьей группы, к первым входам элементов И четвертой группы и к третьему входу регистра, вход «Сброс» подключен к пятому входу исходной схемы и к четвертому входу регистра, выходы исходной схемы подключены к вторым

входам элементов И второй группы, выходы которых подключены к первым входам первой группы элементов ИЛИ, вторые входы которых подключены к выходам элементов И первой группы, а выходы подключены к входам схемы проверки на четность и к первым входам кодирующего устройства, выходы кодирующего устройства подключены к вторым входам элементов И третьей группы и к пятым входам регистра, выходы схемы проверки на четность подключены к вторым входам кодирующего устройства, к третьим входам элементов И третьей группы и к шестым входам регистра, первые входы схемы синдрома ошибки подключены к выходам элементов И третьей группы, вторые входы подключены к выходам регистра, а выходы подключены к входам дешифратора и к входам второго элемента ИЛИ, выход которого подключен к первому входу пятого элемента И, первая группа выходов дешифратора подключена к входам третьего элемента ИЛИ, вторая группа выходов дешифратора подключена к входам четвертого элемента ИЛИ, третья группа выходов дешифратора подключена к входам пятого элемента ИЛИ, четвертая группа выходов дешифратора подключена к входам шестого элемента ИЛИ, пятая группа выходов дешифратора подключена к входам седьмого элемента ИЛИ, выходы с третьего по шестой элементов ИЛИ подключены ко вторым входам элементов И четвертой группы и с первого по четвертый входы восьмого элемента ИЛИ, выход седьмого элемента ИЛИ подключен к пятому входу восьмого элемента ИЛИ, выход которого через элемент НЕ подключен к второму входу пятого элемента И, выход пятого элемента И является выходом «Отказ устройства», выходы элементов И четвертой группы подключены ко вторым входам корректора.

Недостатком данного устройства является низкая достоверность функционирования, так как не корректируются ошибки, возникающие одновременно в информационных и контрольных разрядах.

Техническим результатом полезной модели является повышение достоверности функционирования устройства.

Это достигается тем, что устройство повышения достоверности передачи информации включает две параллельно расположенные линии, содержащие каждая последовательно расположенные выходной накопитель, ключ, накопитель, анализатор признака соответствия, дешифратор команды запрос; общий ключ, общий выходной накопитель, десять логических элементов "ИЛИ", устройство поразрядного сравнения элементов принятых кодовых комбинаций, логический элемент "И", причем информационный вход решающей обратной связи первого канала соединен с соответствующими входами накопителя, анализатора признака соответствия, дешифратора команды запрос первой линии, а информационный вход решающей обратной связи второго канала соединен соответственно со входами накопителя, анализатора признака соответствия, дешифратора команды запрос второй линии, выходы выходных накопителей первого и второго каналов соединены с соответствующими входами элементов устройства поразрядного сравнения элементов принятых кодовых комбинаций и входами с первого по шестой логических элементов "ИЛИ", выходы которых подключены соответственно ко входам общего ключа, выходы которого соединены со входами общего выходного накопителя, при этом выходы элементов устройства поразрядного сравнения элементов принятых кодовых комбинаций соединены со входами десятого логического элемента "ИЛИ", выход которого соединен со входом девятого логического элемента "ИЛИ" и входом общего ключа, выход анализатора признака соответствия первой линии соединен со входом логического элемента "И" и входом седьмого логического элемента "ИЛИ", выход которого соединен со входом ключа первой линии, при этом выход логического элемента "И" соединен со входом девятого логического элемента "ИЛИ", выход анализатора признака соответствия второй линии соединен со входом логического элемента "И" и входом восьмого логического элемента "ИЛИ", выход которого соединен со входом ключа второй линии, выходы дешифраторов команды запрос первой и второй линии соединены со

входами девятого логического элемента "ИЛИ", выход которого соединен со входами седьмого и восьмого логических элементов "ИЛИ".

В данном устройстве блокировка приемников аппаратуры РОС и установка системы в режим запроса осуществляется в случаях получения сигнала "запрос" по одному из каналов, при обнаружении ошибки в одном из каналов, а также в случае расхождения хотя бы в одном из разрядов при поэлементном сравнении кодовых комбинации, принятых по обоим каналам. За счет конструктивной последовательности расположения элементов, взаимосвязи между ними, а также алгоритма работы получаем высокую достоверность принимаемой информации.

На чертеже представлена схема устройства повышения достоверности передачи информации (УПДПИ). Устройство состоит из общего выходного накопителя 1, выходных накопителей 2, 3, ключей 4, 5, накопителей 6, 7, анализаторов признака соответствия (АПС) 8, 9, дешифраторов команды запрос (ДШКЗ) 10 и 11, логических схем «ИЛИ» 16.1-16.6 (первая-шестая), 12 (седьмая), 13 (восьмая), 14 (девятая), 17 (десятая), логического элемента «И» 15, устройства поразрядного сравнения элементов принятых кодовых комбинаций (УС), состоящего из шести элементов 18.1-18.6, общего ключа 19.

Схема УПДПИ представляет собой две параллельно расположенные линии, содержащие каждая последовательно расположенные выходной накопитель, ключ, накопитель, анализатор признака соответствия, дешифратор команды запрос, а также содержит устройство поразрядного сравнения элементов принятых кодовых комбинаций общий ключ 19, общий выходной накопитель 1, логические элементы "ИЛИ" и "И". Информационный вход решающей обратной связи первого канала соединен с соответствующими входами накопителя 6, анализатора признака соответствия 8, дешифратора команды запрос 10 первой линии. Информационный вход решающей обратной связи второго канала соединен соответственно со входами накопителя 7, анализатора признака соответствия

9, дешифратора команды запрос 11 второй линии. Выходы выходных накопителей 2 и 3 первого и второго каналов соединены с соответствующими входами элементов устройства поразрядного сравнения элементов принятых кодовых комбинаций (18.1-18.6) и входами с первого по шестой логических элементов "ИЛИ" (16.1-16.6), выходы которых подключены соответственно ко входам общего ключа 19. Выходы ключа 19 соединены со входами общего выходного накопителя 1. Выходы элементов устройства поразрядного сравнения элементов принятых кодовых комбинаций соединены (16.1-16.6) со входами десятого логического элемента "ИЛИ" (17), выход которого соединен со входом девятого логического элемента "ИЛИ" 14 и входом общего ключа 19. Выход анализатора признака соответствия 8 первой линии соединен со входом логического элемента "И" 15 и входом седьмого логического элемента "ИЛИ" 12, выход которого соединен со входом ключа 4 первой линии. Выход логического элемента "И" 15 соединен со входом девятого логического элемента "ИЛИ" 14, выход анализатора признака соответствия 9 второй линии соединен со входом логического элемента "И" 15 и входом восьмого логического элемента "ИЛИ" 13, выход которого соединен со входом ключа 5 второй линии. Выходы дешифраторов команды запрос 10 и 11 соединены со входами девятого логического элемента "ИЛИ" 14, выход которого соединен со входами седьмого и восьмого логических элементов "ИЛИ" 12 и 13.

Устройство работает следующим образом.

При приеме правильных комбинаций по обоим каналам (РОС 1 и 2-го каналов) информация через накопители 6 и 7, ключи 4 и 5, выходные накопители 2 и 3, и через соответствующие логические схемы «ИЛИ» 16.1-16.6, через общий ключ 19 информация попадает в общий выходной накопитель 1 и выдается получателю информации.

Если же хотя бы по одному из каналов приходят комбинации "запрос", то через ДШКЗ 10 или 11, логический элемент «ИЛИ» 14, логические

элементы «ИЛИ» 12 и 13, ключи 4 и 5 система запирается и устанавливается в режим «запроса».

Если же по обоим каналов приходит комбинация с обнаруженной ошибкой, то через АПС 8 и 9, логические элементы «ИЛИ» 12 и 13, ключи 4 и 5 система запирается и устанавливается в режим «запроса» через логическую схему «И» 15 и логическую схему «ИЛИ» 14 - система запирается и устанавливается в режим «запроса». В этом случае комбинации на общий накопитель и на устройство поразрядного сравнения не выдаются.

Если же по одному из каналов приходит комбинация с обнаруженной ошибкой, а по другому каналу правильная комбинация, то через АПС 8 или 9, логические элементы «ИЛИ» 12 или 13, ключи 4 или 5 блокируется канал по которому пришла комбинация с обнаруженной ошибкой, но по другому каналу информация поступает в выходной накопитель 2 или 3 и поступает на соответствующие логические схемы 16.1-16.6, а также поступает на соответствующие УС 18.1-18.6. УС выдает команду на логическую схему «ИЛИ» 17 и закрывает ключ 19, а также приходит сигнал на логическую схему «ИЛИ» 14, которая в свою очередь вырабатывает команду «запрос» и дает сигнал на другие входы логических схем «ИЛИ» 12 и 13, ключи 4 и 5, которые закрывают каналы - система запирается и устанавливается в режим «запроса».

При поступлении неискаженной комбинации по одному из каналов и комбинации с необнаруженными ошибками по другому каналу информация через накопители 6 и 7, ключи 4 и 5, выходные накопители 2 и 3, и попадает на соответствующие комбинациям логические схемы «ИЛИ» 16.1-16.6, а также информация попадает на устройство поразрядного сравнения элементов принятых кодовых комбинаций (УС) 18.1-18.6, УС регистрирует несовпадение элементов и выдается команда на логическую схему «ИЛИ» 17 и через ключ 19 блокируется ввод этих комбинаций в общий выходной накопитель 1, а через логическую схему «ИЛИ» 14, (и через логические

схемы «ИЛИ» 12 и 13, ключи 4 и 5 блокирует каналы РОС) вырабатывается команда «запрос» система ставится в режим переспроса.

Только в одном случае УС 18.1-18.6 не выдает сигнал на логический элемент «ИЛИ» 17 и происходит выдача получателю ложной информации. Это происходит в случае получения по обоим каналам комбинаций с необнаруженными ошибками, при чем если ошибки в обеих комбинациях идентичны. Вероятность такого события определяется бесконечно малой величиной.

Решения системы, вырабатываемые в зависимости от принятых комбинаций, приведены в таблице 1.

Таблица 1
Принимаемая комбинация по 1 каналуПринимаемая комбинация по 2 каналуРешение системы
ВерноВерноВерно
ВерноНе обнаружена ошибкаЗапрос
ВерноОбнаружена ошибкаЗапрос
Обнаружена ошибкаВерно Запрос
Обнаружена ошибка Обнаружена ошибкаЗапрос
Обнаружена ошибкаНе обнаружена ошибкаЗапрос
Не обнаружена ошибкаВерноЗапрос
Не обнаружена ошибка Не обнаружена ошибкаЗапрос + ошибка
Не обнаружена ошибка Обнаружена ошибкаЗапрос
ВерноЗапросЗапрос
Обнаружена ошибка ЗапросЗапрос
Не обнаружена ошибкаЗапрос Запрос
Запрос ВерноЗапрос
ЗапросОбнаружена ошибка Запрос
Запрос Не обнаружена ошибкаЗапрос
ЗапросЗапрос Запрос

Таким образом, можно сделать вывод, что данный режим работы системы за счет поэлементного сравнения кодовых информации, принятых по двум параллельным каналам, обеспечивает весьма высокую достоверность принимаемой информации.

Предложенная полезная модель существенно повышает достоверность передачи информации при сохранении требуемой достоверности.

Устройство повышения достоверности передачи информации, включающее две параллельно расположенные линии, содержащие каждая последовательно расположенные выходной накопитель, ключ, накопитель, анализатор признака соответствия, дешифратор команды запрос, общий ключ, общий выходной накопитель, десять логических элементов "ИЛИ", устройство поразрядного сравнения элементов принятых кодовых комбинаций, логический элемент "И", причем информационный вход решающей обратной связи первого канала соединен с соответствующими входами накопителя, анализатора признака соответствия, дешифратора команды запрос первой линии, а информационный вход решающей обратной связи второго канала соединен соответственно со входами накопителя, анализатора признака соответствия, дешифратора команды запрос второй линии, выходы выходных накопителей первого и второго каналов соединены с соответствующими входами элементов устройства поразрядного сравнения элементов принятых кодовых комбинаций и входами с первого по шестой логических элементов "ИЛИ", выходы которых подключены соответственно ко входам общего ключа, выходы которого соединены со входами общего выходного накопителя, при этом выходы элементов устройства поразрядного сравнения элементов принятых кодовых комбинаций соединены со входами десятого логического элемента "ИЛИ", выход которого соединен со входом девятого логического элемента "ИЛИ" и входом общего ключа, выход анализатора признака соответствия первой линии соединен со входом логического элемента "И" и входом седьмого логического элемента "ИЛИ", выход которого соединен со входом ключа первой линии, при этом выход логического элемента "И" соединен со входом девятого логического элемента "ИЛИ", выход анализатора признака соответствия второй линии соединен со входом логического элемента "И" и входом восьмого логического элемента "ИЛИ", выход которого соединен со входом ключа второй линии, выходы дешифраторов команды запрос первой и второй линии соединены со входами девятого логического элемента "ИЛИ", выход которого соединен со входами седьмого и восьмого логических элементов "ИЛИ".



 

Похожие патенты:
Наверх