Адаптер высокоскоростной сети

Полезная модель относится к вычислительной технике и может использоваться как системное устройство для связи ЭВМ в многомашинных вычислительных комплексах. Предлагаемый адаптер высокоскоростной сети, содержит блок системной шины, блок высокоскоростного канала связи InfiniBand, блок управления приемом, блок управления передачей, буфер приема, буфер передачи, блок прямого доступа к памяти, блок управления потоком данных и блок регистров управления. В дополнение к названным устройствам в адаптер введен блок контроля потока данных непосредственной передачи, конечный автомат режима непосредственной передачи, блок таблицы страниц и блок регистров состояния и ожидания ответа.

Изобретение относится к вычислительной технике и может использоваться как системное устройство для связи ЭВМ в многомашинных вычислительных комплексах.

Известно техническое решение адаптера сети InfiniBand, выполненное на базе микросхемы Mellanox InfiniHost III (InfiniHost III Programmer's Reference Manual, document number 2248HM, Mellanox Technologies Inc., www.Mellanox.com). Известный адаптер высокоскоростной сети, содержит блок системной шины, блок высокоскоростного канала связи InfiniBand, блок управления приемом, блоки управления передачей, буфер приема, буфер передачи, блок прямого доступа к памяти и блок управления потоком данных блока регистров управления.

Однако известное техническое решение (прототип) имеет ряд недостатков. В данном адаптере осуществлена полная аппаратная реализация спецификации InfiniBand в части, касающейся протоколов физического, канального и транспортного уровней. Упрощая использование устройства в драйверах операционной системы, такой подход обладает существенным недостатком: ресурсы, относящиеся к протоколу транспортного уровня реализованы в самом адаптере, что а) требует осуществления дополнительных транзакций на системной шине; б) не позволяет осуществлять «сквозную» непосредственную передачу данных из процессора в сеть InfiniBand. Данный недостаток значительно увеличивает время задержки при передаче сообщений маленького размера, являющееся

критическим параметром для эффективности выполнения параллельных приложений на многомашинных вычислительных комплексах.

Задачей настоящей полезной модели является создание адаптера сети InfiniBand, позволяющего осуществлять «сквозную» непосредственную передачу данных из процессора в сеть InfiniBand и обратно, что обеспечивает уменьшение времени задержки при передаче сообщений маленького размера.

Техническим результатом полезной модели является уменьшение задержки при передаче данных между ЦВМ путем прямого подключения адаптера к процессору ЭВМ с использованием системной шины HyperTransport.

Поставленная задача достигается тем, что в адаптер высокоскоростной сети, содержащий блок системной шины, блок высокоскоростного канала связи InfiniBand, блок управления приемом, блок управления передачей, буфер приема, буфер передачи, блок прямого доступа к памяти, блок управления потоком данных блока регистров управления, дополнительно введены блок контроля потока данных непосредственной передачи, конечный автомат режима непосредственной передачи, блок таблицы страниц и блок регистров состояния и ожидания ответа.

На фиг. показана функциональная логическая схема адаптера.

Адаптер содержит блок 1 связи с шиной HyperTransport, блок 2 высокоскоростного канала связи InfiniBand, блок 3 регистров состояния и ожидания ответа, блок 4 прямого доступа к памяти и конечного автомата управления потоком данных, блок 5 управления потоком данных непосредственной передачи, блок 6 управляющих регистров, блок 7 таблицы страниц памяти, содержащий информацию о физических адресах оперативной памяти, по которым размещены блоки данных, ожидающие передачи по каналу связи InfiniBand, блок 8 контроля передачи, блок 9 динамического буфера передачи, блок 10 конечного автомата управления

режимом непосредственной передачи, реализующий состояния «непосредственная передача данных разрешена» и «непосредственная передача данных запрещена» в зависимости от заполненности динамического буфера передачи 9, блок 11 управления приемом, блок 12 буферов приема и блок 13 управления.

Логическая схема адаптера реализована с использованием микросхемы программируемой логики (ПЛИС) Virtex-II Pro модели XC2VP50, производства компании Xilinx, Inc., США.

Адаптер высокоскоростной сети работает следующим образом:

Перед началом работы ЭВМ инициализирует значения регистров в блоке 3 регистров состояния и ожидания ответа, блоке 4 прямого доступа к памяти и конечного автомата управления потоком данных, блоке 5 управления потоком данных непосредственной передачи и блоке 6 управляющих регистров.

При передаче сообщения программное обеспечение проверяет регистр состояния конечного автомата управления потоком данных, находящегося на адресной шине блока 4 прямого доступа к памяти и конечного автомата управления потоком данных. В случае наличия свободного места в динамическом буфере передачи 9 данные поступают в блок 5 управления потоком данных непосредственной передачи, который начинает их немедленно передавать, не дожидаясь прихода всех данных, через конечный автомат управления режимом непосредственной передачи 10 и блок 8 контроля передачи в блок 2 высокоскоростного канала связи InfiniBand. В процессе передачи данных блок 8 контроля передачи следит за состоянием динамического буфера передачи 9 и изменяет регистр состояния состояния конечного автомата управления потоком данных в блоке 4 прямого доступа к памяти и конечного автомата управления потоком данных.

При недостаточном количестве места в динамическом буфере передачи 9

информация о расположении передаваемых данных в памяти ЭВМ через блок 5 управления потоком данных непосредственной передачи помещается в таблицу страниц 7. После освобождения буфера передачи блок 4 прямого доступа к памяти и конечного автомата управления потоком данных осуществляет передачу данных из памяти ЭВМ в блок 2 высокоскоростного канала связи InfiniBand без участия программного обеспечения.

При приеме данные из блока 2 высокоскоростного канала связи InfiniBand через блок 11 управления приемом поступают в буфер приема 12. Если в этот момент программное обеспечение ожидает приема данных, о чем сигнализирует специальный регистр в блоке 3 регистров состояния и ожидания ответа, значение этого регистра сбрасывается и программное обеспечение через блок 3 регистров состояния и ожидания ответа и блок 11 управления приемом считывает данные из буфера приема 12. Если программное обеспечение не ожидает приема данных, то через блок 4 прямого доступа к памяти и конечного автомата управления потоком данных данные помещаются в буфер, находящийся в памяти ЭВМ.

Таким образом, адаптер позволяет осуществлять высокоскоростной обмен данными между ЭВМ, обеспечивая минимизацию времени задержки за счет использования механизмов непосредственной передачи данных и непосредственного доступа к памяти ЭВМ через системную шину HyperTransport.

Адаптер высокоскоростной сети, содержащий блок системной шины, блок высокоскоростного канала связи InfiniBand, блок управления приемом, блок управления передачей, буфер приема, буфер передачи, блок прямого доступа к памяти, блок управления потоком данных блока регистров управления, отличающийся тем, что в устройство дополнительно введен блок контроля потока данных непосредственной передачи, конечный автомат режима непосредственной передачи, блок таблицы страниц и блок регистров состояния и ожидания ответа.