Цифровой синтезатор частот с частотной модуляцией
Полезная модель относится к радиотехнике и может использоваться в качестве возбудителя передатчика и гетеродина приемника.
Техническим результатом является значительное повышение быстродействия синтезатора при переключении выходных частот.
Для этого в предлагаемое устройство введены: третий управляемый генератор и блок коммутации, выход которого является выходом синтезатора.
Полезная модель относится к радиотехнике и может использоваться в качестве возбудителя передатчика с частотной модуляцией и гетеродина приемника.
Известен двухкольцевой цифровой синтезатор частот (ЦСЧ) с частотной модуляцией (ЧМ) с последовательным включением колец, построенных на основе системы импульсно-фазовой автоподстройки (ИФАПЧ) с делителем частоты с переменным коэффициентом деления (ДПКД) в цепи обратной связи каждого кольца (см. свидетельство на полезную модель №30043 от 26.08.2002 года).
В этом ЦСЧ первое кольцо ИФАПЧ узкополосное, работает на одной частоте с ЧМ выходного сигнала, который является опорным для второго кольца.
Второе кольцо ИФАПЧ (выходное) включено последовательно с первым и является широкодиапазонным, быстродействующим (за счет использования дробного ДПКД), может работать на ультравысоких частотах. Модулирующий сигнал для второго кольца содержится в его опорном сигнале с выхода управляемого генератора (УГ) первого кольца.
В этом ЦСЧ с ЧМ функции частотообразования и модуляции разделены между первым и вторым кольцами ИФАПЧ, что уменьшает известные противоречия. Двухточечная частотная модуляция осуществляется в первом кольце, работающем на одной фиксированной частоте, а широкодиапазонная перестройка частот и быстродействие при переключении частот - во втором кольце ИФАПЧ.
Недостаток известного устройства состоит в невозможности в настоящее время осуществления двухточечной модуляции путем введения ЧМ в УГ и на модулирующий вход фазового модулятора, включенного между делителем
частоты и входом частотно-фазового детектора (ЧФД), так как в выпускаемых микросхемах ЦСЧ нет отдельного доступного входа к ЧФД (все находится внутри «кристалла» микросхемы ЦСЧ). Кроме того, в этом синтезаторе недостаточная чистота спектра выходного сигнала.
Наиболее близким по технической сущности к предлагаемому является двухкольцевой ЦСЧ с частотной модуляцией (см. патент на полезную модель №56747 от 17.04.2006 года), который принят за прототип.
Блок-схема устройства-прототипа приведена на фиг.1, где введены следующие обозначения:
1 - опорный генератор (ОГ);
2, 7 и 14 - первый, второй и третий делители частоты с фиксированным коэффициентом деления (ДФКД);
3, 8 и 15 - первый, второй и третий частотно-фазовые детекторы (ЧФД);
4, 9 и 16 - первый, второй и третий фильтры нижних частот (ФНЧ);
5 и 11 - первый и второй управляемые генераторы (УГ);
6, 12 и 19 - первый, второй и третий делители частоты с переменным коэффициентом деления (ДПКД);
10 - источник модулирующего сигнала (ИМС);
13 и 21 - первый и второй управляемые аттенюаторы (УА);
17, 18, 20 и 22 - первый, второй, третий и четвертый ключи (КЛ);
23 - микроконтроллер (МК).
Устройство-прототип содержит последовательно соединенные опорный генератор (ОГ 1), первый делитель частоты с фиксированным коэффициентом деления (ДФКД 2), первый частотно-фазовый детектор ЧФД 3, первый фильтр нижних частот (ФНЧ 4), первый УГ 5 и первый ДПКД 6, выход которого соединен со вторым входом первого ЧФД 3, последовательно соединенные второй ДФКД 7, второй ЧФД 8, второй ФНЧ 9, первый ключ КЛ 17, второй УГ 11 и второй ДПКД 12, выход которого соединен со вторым входом второго ЧФД 8; последовательно соединенные третий ДФКД 14, третий ЧФД 15, третий ФНЧ 16 и второй КЛ 18, выход которого соединен с выходом первого ключа
КЛ 17 и с первым управляющим входом второго УГ 11, выход которого является выходом устройства и одновременно через третий ДПКД 19 соединен со вторым входом третьего ЧФД 15, последовательно соединенные источник модулирующего сигнала ИМС 10, первый управляемый аттенюатор УА 13, третий ключ КЛ 20, выход которого соединен с модулирующим входом первого УГ 5, последовательно соединенные второй УА 21 и четвертый ключ КЛ 22, выход которого соединен с модулирующим входом второго УГ 11, а также микроконтроллер МК 23.
При этом выход первого УГ 5 соединен с сигнальными входами второго ДФКД 7 и третьего ДФКД 14, вход второго УА 21 соединен с выходом ИМС 10, первая выходная шина МК 23 соединена с управляющими входами первого ДПКД 6, второго ДПКД 12, третьего ДПКД 19, второго ЧФД 8, третьего ЧФД 15, второго ДФКД 7, третьего ДФКД 14, первого УА 13 и второго УА 21, а вторая выходная шина МК 23 соединена с управляющими входами первого КЛ 17, второго КЛ 18, третьего КЛ 20, четвертого КЛ 22 и вторым управляющим входом второго УГ 11.
Устройство-прототип работает следующим образом.
В этом ЧМ ЦСЧ на основе двух последовательно включенных колец ИФАПЧ первое кольцо узкополосное, работает на одной фиксированной частоте и выполнено на основе первого УГ 5, выходной сигнал которого является опорным для второго кольца и поступает во второе кольцо на сигнальные входы второго ДФКД 7 и третьего ДФКД 14. Второе кольцо ИФАПЧ на основе второго УГ 11 двухканальное - оно может работать или по каналу быстрого переключения частот по заданной программе с использованием второго (дробного) ДПКД 12, второго ЧФД 8 и второго ФНЧ 9 или по каналу обычной работы ЦСЧ с использованием третьего (целочисленного) ДПКД 19, третьего ЧФД 15 и третьего ФНЧ 16. Диапазон выходных частот и шаг сетки частот по обоим каналам одинаковый. Различие их в том, что частота сравнения Fcp на опорном входе второго ЧФД 8 в канале быстрого переключения частот формируется с помощью второго ДФКД 7 от первого УГ 5 и выбирается
максимально возможной - во много раз больше заданного шага сетки частот (F cp>Fш) для получения максимального быстродействия (из-за использования дробного ДПКД). А во втором канале на основе третьего (целочисленного) ДПКД 19 с помощью третьего ДФКД 14 формируется от первого УГ 5 частота сравнения Fсp, не превышающая заданный шаг сетки частот. В этом канале быстродействие значительно меньше, чем в первом канале.
Частотная модуляция в каждом канале осуществляется по двухточечной схеме, когда модулирующий сигнал поступает от ИМС 10 одновременно через первый УА 13 и третий КЛ 20 на модулирующий вход первого УГ 5 и через второй УА 21 и четвертый КЛ 22 - на модулирующий вход второго УГ 11.
Включение первого или второго канала осуществляется с помощью соответствующих ключей: первого КЛ 17 или второго КЛ 18, которые переключаются по управляющим сигналам, поступающим по второй управляющей шине от МК 23.
Достоинством такого способа введения ЧМ является возможность получения равномерной амплитудно-частотной модуляционной характеристики (АЧМХ) в широком диапазоне модулирующих частот.
Недостаток известного устройства состоит в следующем.
При переключении с одной частоты на другую во втором кольце ИФАПЧ ЦСЧ из-за инерционности петлевого ФНЧ (ФНЧ 9 или ФНЧ 16) возникает переходный процесс установления управляющего напряжения Vупр на управляющем входе УГ 11 на новую частоту с переходным временем tпер (см. временные диаграммы на фиг.2 - времена tпер от t1 до t2, от t3 до t4 и т.д.). Каждой частоте УГ 11 соответствует свое управляющее напряжение Vупр на его входе, которое формируется после петлевого ФНЧ (на фиг.2 для частоты F1 - Vупр1 , для частоты F2 - Vупр2 и т.д.). После окончания переходного процесса устанавливается стационарный режим синхронизма на новой частоте F 1 или F2. Это можно назвать временем стояния tст на новой частоте, при котором происходит прием или передача информации в системе радиосвязи. Время стояния на одной частоте величина постоянная и минимально возможная для
таких систем радиосвязи. Отсюда общее время нахождения на заданной частоте tобщ при определенном управляющем напряжении Vупр складывается из двух отрезков tобщ=t пер+tст (см. временные диаграммы на фиг.2). Для нормальной работы системы радиосвязи (без потери информации) должно быть tст>t пер. В системах радиосвязи с быстрым переключением частот по заданной программе для повышения помехоустойчивости существует общая тенденция уменьшения времени стояния tст на одной частоте, т.е. увеличивается число переключений частоты за единицу времени. Если при этом не принимать меры к соответственному или еще более значительному уменьшению переходного времени t пер (т.е. к увеличению быстродействия), то доля t пер в общем времени работы tобщ на одной частоте tобщ=tпер +tст становится недопустимо большой и ограничивает возможность работы в таком режиме из-за потери информации.
Таким образом, недостаточное быстродействие известного устройства часто не позволяет реализовать режим работы с быстрым переключением частот по заданной программе или режим временного дуплекса (т.е., когда прием и передача осуществляется на одной частоте).
Для устранения указанного недостатка в цифровой синтезатор частот с частотной модуляцией, содержащий последовательно соединенные опорный генератор, первый делитель частоты с фиксированным коэффициентом деления, первый частотно-фазовый детектор, первый фильтр нижних частот, первый управляемый генератор и первый делитель частоты с переменным коэффициентом деления, выход которого соединен со вторым входом первого частотно-фазового детектора; последовательно соединенные второй делитель частоты с фиксированным коэффициентом деления, второй частотно-фазовый детектор и второй фильтр нижних частот; последовательно соединенные третий делитель частоты с фиксированным коэффициентом деления, третий частотно-фазовый детектор и третий фильтр нижних частот; последовательно соединенные второй управляемый генератор и второй делитель частоты с переменным коэффициентом деления, выход которого соединен со вторым
входом второго частотно-фазового детектора; последовательно соединенные источник модулирующего сигнала, первый управляемый аттенюатор и третий ключ, выход которого соединен с модулирующим входом первого управляемого генератора; последовательно соединенные второй управляемый аттенюатор и четвертый ключ, выход которого соединен с модулирующим входом второго управляемого генератора, причем вход второго управляемого аттенюатора соединен с выходом источника модулирующего сигнала, а также третий делитель частоты с переменным коэффициентом деления, выход которого соединен со вторым входом третьего частотно-фазового детектора, и микроконтроллер, первая управляющая шина которого соединена с управляющими входами первого, второго и третьего делителя частоты с переменным коэффициентом деления, второго и третьего частотно-фазового детектора, второго и третьего делителя частоты с фиксированным коэффициентом деления, первого и второго управляемого аттенюатора, а вторая управляющая шина микроконтроллера соединена с управляющими входами третьего и четвертого ключа и вторым управляющим входом второго управляемого генератора, причем выход первого управляемого генератора соединен также с сигнальными входами второго и третьего делителя частоты с фиксированным коэффициентом деления, в него введены последовательно соединенные третий управляемый генератор и блок коммутации, второй вход которого соединен с выходом второго управляемого генератора, а управляющий вход блока коммутации соединен со второй управляющей шиной микроконтроллера. При этом первый управляющий вход второго управляемого генератора соединен с выходом второго фильтра нижних частот, первый управляющий вход третьего управляемого генератора соединен с выходом третьего фильтра нижних частот, выход третьего управляемого генератора соединен с входом третьего делителя частоты с переменным коэффициентом деления, второй управляющий вход третьего управляемого генератора соединен со второй управляющей шиной микроконтроллера, модулирующий вход третьего управляемого генератора соединен с выходом
четвертого ключа и с модулирующим входом второго управляемого генератора, а выход блока коммутации является выходом устройства.
Блок-схема предлагаемого устройства приведена на фиг.3, где введены следующие обозначения:
1 - опорный генератор (ОГ);
2, 7, 14 - первый, второй и третий делители частоты с фиксированным коэффициентом деления (ДФКД);
3, 8, 15 - первый, второй и третий частотно-фазовый детектор (ЧФД);
4, 9, 16 - первый, второй и третий фильтр нижних частот (ФНЧ);
5, 11, 24 - первый, второй и третий управляемый генератор (УГ);
6, 12, 19 - первый, второй и третий делитель частоты с переменным коэффициентом деления (ДПКД);
10 - источник модулирующего сигнала (ИМС);
13, 21 - первый и второй управляемый аттенюатор (УА);
20, 22 - третий и четвертый ключи (КЛ);
23 - микроконтроллер (МК);
25 - блок коммутации (БК).
Предлагаемое устройство содержит последовательно соединенные опорный генератор ОГ 1, первый ДФКД 2, первый ЧФД 3, первый ФНЧ 4, первый УГ 5 и первый ДПКД 6, выход которого соединен со вторым входом первого ЧФД 3; последовательно соединенные второй ДФКД 7, второй ЧФД 8, второй ФНЧ 9, второй УГ 11, выход которого соединен со вторым сигнальным входом БК 25 и через второй ДПКД 12 соединен со вторым входом второго ЧФД 8; последовательно соединенные третий ДФКД 14, третий ЧФД 15, третий ФНЧ 16 и третий УГ 24, выход которого соединен с первым сигнальным входом БК 25 и через третий ДПКД 19 соединен со вторым входом третьего ЧФД 15; последовательно соединенные ИМС 10, первый УА 13, третий ключ КЛ 20, выход которого соединен с модулирующим входом первого УГ 5; последовательно соединенные второй УА 21, четвертый ключ КЛ 22, выход которого соединен с модулирующими входами второго УГ 11 и третьего УГ 24,
а также микроконтроллер МК 23 и блок коммутации БК 25. При этом вход второго УА 21 соединен с выходом ИМС 10, сигнальные входы второго ДФКД 7 и третьего ДФКД 14 соединены с выходом первого УГ 5, первая управляющая шина МК 23 соединена с управляющими входами первого ДПКД 6, второго ДФКД 7, второго ЧФД 8, второго ДПКД 12, третьего ДФКД 14, третьего ЧФД 15, третьего ДПКД 19, первого УА 13 и второго УА 21; вторая управляющая шина МК 23 соединена с управляющими входами третьего КЛ 20 и четвертого КЛ 22, вторыми управляющими входами второго УГ 11 и третьего УГ 24 и управляющим входом БК 25, выход которого является выходом устройства.
Предлагаемое устройство работает следующим образом.
В этом ЦСЧ с ЧМ одновременно функционируют три кольца ИФАПЧ. Первое кольцо ИФАПЧ узкополосное, работает на одной фиксированной частоте, которая является опорной одновременно для второго и третьего кольца. Второе и третье кольца включены параллельно, диапазон частот, шаг сетки частот и быстродействие у них одинаковые. Первое кольцо выполнено на основе последовательно соединенных первого УГ 5, первого ДПКД 6, первого ЧФД 3 и первого ФНЧ 4, выход которого соединен с управляющим входом первого УГ 5. На опорный вход первого ЧФД 3 поступает от ОГ 1 через первый ДФКД 2 опорный импульсный сигнал с достаточно высокой частотой сравнения, что при узкой полосе пропускания кольца позволяет осуществить значительное подавление помех в управляющем сигнале, поступающем на соответствующий вход УТ 5, и получить на его выходе спектрально чистый сигнал. Этот сигнал в качестве опорного поступает также на опорные входы второго и третьего кольца, которыми являются соответственно сигнальные входы второго ДФКД 7 и третьего ДФКД 14. Иначе говоря, второе и третье кольцы включены параллельно между собой и последовательно с первым кольцом ИФАПЧ. В режиме работы ЦСЧ в качестве возбудителя передатчика (ПРД) в первом кольце ИФАПЧ происходит одноточечная ЧМ по модулирующему входу УГ 5, т.е. в этом режиме опорный сигнал для второго и третьего кольца является частотно-модулированным.
Второе кольцо выполнено на основе последовательно соединенных второго УГ 11, второго ДПКД 12, второго ЧФД 8 и второго ФНЧ 9, выход которого соединен с первым управляющим входом второго УГ 11. На опорный вход второго ЧФД 8 поступает через второй ДФКД 7 опорный сигнал (модулированный или не модулированный по частоте) от первого УГ 5 первого кольца ИФАПЧ.
Третье кольцо выполнено на основе последовательно соединенных третьего УГ 24, третьего ДПКД 19, третьего ЧФД 15 и третьего ФНЧ 16, выход которого соединен с первым управляющим входом третьего УГ 24. На опорный вход третьего ЧФД 15 поступает через третий ДФКД 14 опорный сигнал от первого УГ 5 первого кольца ИФАПЧ (с ЧМ или без частотной модуляции).
Делители частоты с переменным коэффициентом деления (ДПКД) во втором и третьем кольцах одинаковые: оба или дробные (ДДПКД) или целочисленные в зависимости от заданных требований.
В режиме быстрого переключения частот по заданной программе общее время нахождения на одной из частот tобщ складывается в каждом кольце (втором и третьем) из двух интервалов tобщ=tпер+t ст (см. временные диаграммы на фиг.4а, б). Второе и третье кольца работают вместе постоянно и переключаются от МК на одну и ту же частоту не одновременно, а со сдвигом во времени, равном 0,5 tобщ (см. временные диаграммы работы на фиг.4а, б). После блока коммутации БК 25 на выход ЦСЧ пропускается только вторая половина общего времени работы каждого УГ на заданной частоте, т.е. отсекается тот участок tобщ , где есть tпер и часть t ст.Иначе говоря, на выход БК 25 проходит только тот высокочастотный сигнал (ВЧ) с выхода УГ 11 или УГ 24, где уже полностью установился стационарный режим синхронизма. В результате на выходе БК 25 устанавливается временной интервал работы на заданной частоте, равный сумме двух вторых половин tобщ от каждого УГ, т.е. происходит «сшивание» двух временных отрезков работы каждого УГ по 0,5 t общ, в которых уже нет переходных процессов (см. временные диаграммы
работы на фиг.4в). Выходные частоты второго УГ 11 и третьего УГ 24 когерентны и поэтому биений частот у них между собой нет. Этому способствует синхронный сброс и одновременная установка в исходное состояние делителей ДФКД 7 и ДФКД 14 в начале работы по сигналу от МК 23. Таким образом, время работы на заданной частоте на выходе БК 25 равно, как и прежде, t общ, но в этом случае суммарный ВЧ сигнал «очищен» от переходных колебаний частоты, которые есть в tпер. Время переключения выходов второго УГ 11 и третьего УГ 24 в блоке коммутации БК 25 обычно не более 1 мксек и его можно не принимать во внимание, так как потери информации в системе радиосвязи практически нет.
Оба выхода ЦСЧ вместе работают постоянно со сдвигом в tобщ и в режиме ПРМ и в режиме ПРД. Для этого во втором УГ 11 и в третьем УГ 24 есть модулирующие входы, на которые в режиме ПРД подается модулирующий сигнал от ИМС 10 через второй УА 21 и четвертый ключ КЛ 22. Здесь, как и в устройстве-прототипе, в общем случае осуществляется двухточечная ЧМ, когда одновременно происходит частотная модуляция и в первом и во втором и третьем кольцах. В частном случае, в зависимости от заданных технических требований, может быть использована только одноточечная ЧМ по модулирующему входу первого УГ 5 в первом кольце ИФАПЧ.
Модулирующий сигнал в режиме ЧМ с выхода ИМС 10 через первый УА 13 и третий ключ КЛ 20 поступает на модулирующий вход первого УГ 5, с выхода которого ЧМ опорный сигнал подается на вход второго и третьего кольца. На управляющий вход первого УА 13 поступает от микроконтроллера МК 23 по первой управляющей шине соответствующий сигнал управления, по которому изменяется его коэффициент передачи при изменении выходной частоты второго кольца. Тем самым автоматически стабилизируется заданный уровень девиации частоты синтезатора в широком диапазоне переключаемых частот при определенном постоянном уровне модулирующего сигнала от ИМС 10.
Первая управляющая шина от МК 23 представляет собой стандартный трехпроводный интерфейс, где по трем проводам поступают в
последовательном двоичном коде импульсные сигналы: 1) тактовые импульсы; 2) информационный сигнал; 3) импульс разрешения записи передаваемой информации в один из блоков синтезатора.
По первой управляющей шине от МК 23 сигналы управления в последовательном двоичном коде также поступают на первый ДПКД 6, второй ДПКД 12, второй ЧФД 8, второй ДФКД 7, третий ДФКД 14, третий ЧФД 15 и третий ДПКД 19 для их включения в рабочее состояние на заданную частоту и режим. По сигналам управления от МК 23 меняется режим работы второго ЧФД 8 и третьего ЧФД 15 по току: в переходном режиме ток с выхода ЧФД 8 и ЧФД 15 большой, а значит полоса пропускания колец ИФАПЧ и быстродействие большое, в режиме синхронизма ток этих ЧФД мал и полоса пропускания колец уменьшается до значения, необходимого для обеспечения требуемого подавления побочных составляющих в спектре выходного сигнала ЦСЧ.
Возможность осуществления предлагаемого устройства определяется тем, что вводимые блоки типовые и могут быть выполнены на широко известных микросхемах. Цифровая часть синтезаторов выполняется на микросхемах ЦСЧ с ИФАПЧ разных фирм. При этом в одной микросхеме могут быть один или два независимых ЦСЧ с целочисленным ДПКД (Integer-N) или с дробным (Fractional-N). Например, микросхемы LMX2364, LMX 2470 фирмы National Semiconductor представляют собой двойной синтезатор с двумя раздельными контурами регулирования: один с дробным ДПКД (ДДПКД), другой - с обычным. Аналогично этому микросхема ADF4252 фирмы Analog Devices и другие. Схема управляемого аттенюатора построена на основе последовательно соединенных цифрового потенциометра на микросхеме AD8402AR10 и операционного усилителя AD822AR фирмы Analog Devices. Блок коммутации построен на основе коммутируемых буферных усилителей, выполненных по схеме усилителя с общим эмиттером на транзисторах типа BFR93A фирмы Philips с транзисторными ключами в цепи эмиттера. Ключевые устройства могут быть выполнены на микросхеме МС14053В фирмы Motorolla.
Таким образом, в предложенном ЦСЧ с ЧМ имеется возможность значительно повысить быстродействие при переключении с одной частоты на другую при использовании не только дробных ДПКД, но и целочисленных. Одновременно можно получить равномерную АЧМХ в широкой полосе модулирующих частот с минимальными искажениями.
Цифровой синтезатор частот с частотной модуляцией, содержащий последовательно соединенные опорный генератор, первый делитель частоты с фиксированным коэффициентом деления, первый частотно-фазовый детектор, первый фильтр нижних частот, первый управляемый генератор, первый делитель частоты с переменным коэффициентом деления, выход которого соединен со вторым входом первого частотно-фазового детектора; последовательно соединенные второй делитель частоты с фиксированным коэффициентом деления, второй частотно-фазовый детектор и второй фильтр нижних частот; последовательно соединенные третий делитель частоты с фиксированным коэффициентом деления, третий частотно-фазовый детектор и третий фильтр нижних частот; последовательно соединенные второй управляемый генератор и второй делитель частоты с переменным коэффициентом деления, выход которого соединен со вторым входом второго частотно-фазового детектора; последовательно соединенные источник модулирующего сигнала, первый управляемый аттенюатор и третий ключ, выход которого соединен с модулирующим входом первого управляемого генератора, при этом выход первого управляемого генератора соединен с сигнальными входами второго и третьего делителей частоты с фиксированным коэффициентом деления; последовательно соединенные второй управляемый аттенюатор и четвертый ключ, выход которого соединен с модулирующим входом второго управляемого генератора, причем вход второго управляемого аттенюатора соединен с выходом источника модулирующего сигнала, а также третий делитель частоты с переменным коэффициентом деления, выход которого соединен со вторым входом третьего частотно-фазового детектора, и микроконтроллер, первая управляющая шина которого соединена с управляющими входами первого, второго и третьего делителя частоты с переменным коэффициентом деления, второго и третьего частотно-фазового детектора, второго и третьего делителя частоты с фиксированным коэффициеном деления, первого и второго управляемого аттенюатора, а вторая управляющая шина микроконтроллера соединена с управляющими входами третьего и четвертого ключа и вторым управляющим входом второго управляемого генератора, отличающийся тем, что в него введены последовательно соединенные третий управляемый генератор и блок коммутации, второй вход которого соединен с выходом второго управляемого генератора, а управляющий вход блока коммутации соединен со второй управляющей шиной микроконтроллера, при этом первый управляющий вход второго управляемого генератора соединен с выходом второго фильтра нижних частот, первый управляющий вход третьего управляемого генератора соединен с выходом третьего фильтра нижних частот, выход третьего управляемого генератора соединен со входом третьего делителя частоты с переменным коэффициентом деления, второй управляющий вход третьего управляемого генератора соединен со второй управляющей шиной микроконтроллера, модулирующий вход третьего управляемого генератора соединен с выходом четвертого ключа и с модулирующим входом второго управляемого генератора, а выход блока коммутации является выходом устройства.
