Аналого-цифровой преобразователь

Полезная модель относится к области цифровой техники, в частности к устройствам преобразования аналогового напряжения в цифровой код.

Техническим результатом является повышение точности аналого-цифрового преобразования быстропротекающих процессов, а так же упрощение устройства или повышение быстродействия.

Устройство содержит делитель опорного напряжения, М (М<2 ^m) компараторов напряжения, М мультиплексоров, триггер, генератор тактовых импульсов, регистр, формирователь кодов, схему выборки-хранения, блок определения знака и инвертирования отрицательных напряжений. 5 ил., 1 табл. 1 П. Ф-лы.

Область техники, к которой относится полезная модель

Полезная модель относится к области цифровой техники, в частности к устройствам преобразования аналогового напряжения в цифровой код.

Уровень техники

Известен аналого-цифровой преобразователь (АЦП) последовательного приближения, содержащий схему сравнения, регистр последовательной аппроксимации, цифро-аналоговый преобразователь, элемент И, генератор тактовых импульсов. АЦП последовательного приближения характеризуется следующими особенностями. В процессе подбора кода используется метод половинного деления, но принцип половинного деления не учитывает статистические характеристики входного аналогового сигнала. Процесс преобразования всегда длится N тактов, где N-разрядность АЦП (Чернов В.Г. Устройства ввода-вывода аналоговой информации для цифровых систем сбора и обработки данных. - М.: Машиностроение, 1988. - С.85, рис.57).

Недостатком устройства является его низкое быстродействие, поскольку применяемый алгоритм подбора кода (половинное деление) оптимален лишь в случае, когда вероятности выходных кодов равны между собой.

Известен аналого-цифровой преобразователь считывания на m разрядов, содержащий делитель опорного напряжения, входы которого являются соответственно первым и вторым входами устройства и предназначены для подключения опорного напряжения, 2^m стробируемых компараторов напряжения, первые входы которых объединены и являются третьим входом устройства, предназначенным для подачи входного преобразуемого напряжения, вторые входы компараторов напряжения подключены к соответствующим выходам делителя напряжения, а выходы соединены с

информационными входами дешифратора, выходы которого подключены к первым входам соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ является первым входом управления выходным кодом, вторые входы остальных схем ИСКЛЮЧАЮЩЕЕ ИЛИ объединены и являются вторым входом управления выходным кодом, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к информационным входам регистра, выходы которого являются выходами устройства, стробирующие входы компараторов напряжения, дешифратора и регистра объединены и являются входом синхронизации работы устройства (Федорков Б.Г., Телец В.А. Микросхемы ЦАП и АЦП: функционирование, параметры, применение, - М.: Энергоатомиздат, 1990. - С.151, рис.3.17).

Недостатком устройства является значительная сложность, так как для построения m-разрядного АЦП требуется 2^m компараторов и делитель напряжения, содержащий такое же количество одинаковых сопротивлений, а так же низкая точность аналого-цифрового преобразования быстропротекающих процессов.

Наиболее близким по технической сущности и достигаемому положительному эффекту и принятый авторами за прототип, является аналого-цифровой преобразователь на m разрядов, содержащий М (М<2^m) мультиплексоров, триггер, генератор импульсов, формирователь кодов, делитель опорного напряжения, входы которого являются соответственно первым и вторым входами устройства и предназначены для подключения опорного напряжения, М стробируемых компараторов напряжения, первые входы которых объединены и являются третьим входом устройства, предназначенным для подачи входного преобразуемого напряжения, регистр, выходы делителя опорного напряжения подключены к соответствующим входам мультиплексоров, выходы которых подключены ко вторым входам соответствующих компараторов напряжения, выходы которых соединены с первыми входами формирователя кодов, первая группа выходов которого является первыми выходами устройства и подключены к первой группе

информационных входов регистра, остальные группы выходов формирователя кодов соединены с соответствующими группами информационных входов регистра, первый вход триггера является четвертым входом устройства, выход триггера, являющийся вторым выходом устройства, подключен к первому управляющему входу регистра и управляющему входу генератора импульсов, выход которого соединен со стробирующими входами компараторов напряжения и вторым управляющим входом регистра, первая группа выходов которого соединена с адресными входами первого мультиплексора и вторыми входами формирователя кодов, остальные группы выходов подключены к адресным входам соответствующих мультиплексоров, последний выход формирователя кодов подключен ко второму входу триггера (Патент РФ, №2183381 от 26.03.2001 г.).

Недостатком устройства является значительная сложность, а так же низкая точность аналого-цифрового преобразования быстропротекающих процессов.

Раскрытие полезной модели

Технический результат, который может быть достигнут с помощью предлагаемой полезной модели, сводится к повышению точности аналого-цифрового преобразования быстропротекающих процессов, а так же упрощению устройства или повышению быстродействия.

Технический результат достигается тем, что в известный аналого-цифровой преобразователь, содержащий делитель опорного напряжения, М (М<2^m ) компараторов напряжения, М мультиплексоров, триггер, генератор тактовых импульсов, регистр и формирователь кодов, при этом вход делителя опорного напряжения является первым входом аналого-цифрового преобразователя и предназначен для подключения источника опорного напряжения, одноименные входы М мультиплексоров объединены и подключены к соответствующим выходам делителя опорного напряжения, а

выходы М мультиплексоров соединены с одним из информационных входов соответствующих компараторов напряжения, управляющие входы мультиплексоров соединены с соответствующими группами выходов регистра, выходы компараторов напряжения соединены с первыми входами формирователя кодов, первая группа выходов которого является третьими выходами аналого-цифрового преобразователя (кода модуля уровня входного напряжения) подключенными к первой группе информационных входов регистра, остальные группы выходов формирователя кодов соединены с соответствующими группами информационных входов регистра, первый вход триггера является вторым входом аналого-цифрового преобразователя (входом управления (запуска)), выход триггера, являющийся первым выходом преобразователя (выходом управления), подключен к первому управляющему входу регистра и управляющему входу генератора тактовых импульсов, выход которого соединен с стробирующими входами компараторов напряжения и вторым управляющим входом регистра, первая группа выходов которого соединена с вторыми входами формирователя кодов, последний выход которого подключен ко второму входу триггера, введены схема выборки-хранения напряжения, блок определения знака и инвертирования отрицательных напряжений, причем вход схемы выборки-хранения подключен к третьему (аналоговому) входу преобразователя, а вход управления - ко второму входу (управления (запуска)) преобразователя, выход схемы выборки-хранения подключен ко входу блока определения знака и инвертирования отрицательных напряжений, первый выход которого служит вторым выходом (знакового разряда) преобразователя, а второй выход подключен к группе вторых информационных входов компараторов напряжения.

Блок определения знака и инвертирования отрицательных напряжений содержит два аналоговых ключа, инвертирующий усилитель постоянного тока, компаратор напряжения, инвертор; вход блока определения знака и инвертирования отрицательных напряжений соединен с входами второго

аналогового ключа, инвертирующего усилителя постоянного тока и неинвертирующим входом компаратора напряжения, выход последнего подключен к входу инвертора, входу управления второго аналогового ключа и первому выходу блока определения знака и инвертирования отрицательных напряжений; выход инвертирующего усилителя постоянного тока соединен со входом первого аналогового ключа, выход которого, вместе с выходом второго аналогового ключа образуют второй выход блока определения знака и инвертирования отрицательных напряжений.

Краткое описание чертежей

На фиг.1 приведена структурная схема устройства аналого-цифрового преобразователя.

На фиг.2 приведена структурная схема блока определения знака и инвертирования отрицательных напряжений.

На фиг.3 приведены временные диаграммы, поясняющие работу аналого-цифрового преобразователя.

На фиг.4, 5 приведены алгоритмы подбора кода, поясняющие работу аналого-цифрового преобразователя при М=2 и М=4 соответственно.

В таблице 1 приведены рабочие коды.

Осуществление полезной модели

Аналого-цифровой преобразователь содержит делитель опорного напряжения (ДОН) 1, соединенный с первым входом аналого-цифрового преобразователя, предназначенным для подключения источника опорного напряжения, соответствующие выходы ДОН 1 подключены к одноименным входам М мультиплексоров 2, выходы которых соединены с одним из информационных входов соответствующих компараторов напряжения (КН) 3, управляющие входы мультиплексоров 2 соединены с соответствующими группами выходов регистра 4, выходы компараторов напряжения 3 соединены с первыми входами формирователя кодов (ФК) 5, первая группа

выходов которого является третьими выходами устройства (кода модуля уровня входного напряжения), подключенными к первой группе информационных входов регистра 4, остальные группы выходов формирователя кодов соединены с соответствующими группами информационных входов регистра 4; второй вход аналого-цифрового преобразователя (вход управления (запуска)) соединен с первым входом триггера 6, выход которого является первым выходом аналого-цифрового преобразователя (выходом управления) и подключен к первому управляющему входу регистра 4 и управляющему входу генератора тактовых импульсов (ГТИ) 7, выход которого соединен с стробирующими входами компараторов напряжения 3 и вторым управляющим входом регистра 4, первая группа выходов которого соединена с вторыми входами формирователя кодов 5, последний выход которого подключен ко второму входу триггера 6; третий (аналоговый) вход аналого-цифрового преобразователя соединен с первым входом схемы выборки-хранения (СВХ) 8, ко второму входу которой подключен второй вход (управления) аналого-цифрового преобразователя, выход СВХ 8 подключен ко входу блока определения знака и инвертирования отрицательных напряжений (БОЗ И ИОН) 9, первый выход которого служит вторым выходом (знакового разряда) аналого-цифрового преобразователя, а второй выход подключен к группе вторых информационных входов компараторов напряжения 3.

Вход блока определения знака и инвертирования отрицательных напряжений 9 соединен с входами второго аналогового ключа (АК) 10, инвертирующего усилителя постоянного тока (ИУПТ) 11 и неинвертирующим входом компаратора напряжения (КН) 12, выход последнего подключен к входу инвертора 13, входу управления второго аналогового ключа АК 10 и первому выходу БОЗ И ИОН 9; выход ИУПТ 11 соединен со входом первого аналогового ключа АК 14, выход которого, вместе с выходом второго АК 10 образуют второй выход БОЗ И ИОН 9.

Делитель опорного напряжения 1 представляет собой 2 ^m последовательно соединенных одинаковых резистора.

Мультиплексор 2 предназначен для подключения одного из выходов ДОН 1 к входу соответствующего КН 3. Номер подключаемого входа определяется кодом, подаваемым на адресные входы мультиплексора 2.

Стробируемый компаратор напряжения 3 предназначен для сравнения напряжения, поступающего с выхода соответствующего мультиплексора 2 с преобразуемым напряжением поступающим с выхода БОЗ И ИОН 9.

Регистр 4 предназначен для запоминания текущих кодов, поступающих с выхода формирователя кодов 5, в процессе подбора выходного кода.

Генератор тактовых импульсов 7 предназначен для синхронизации работы устройства. По переднему фронту импульсов, поступающих с генератора тактовых импульсов 7, происходит фиксация состояния КН 3, по заднему фронту происходит запись в регистр 4 кодов с выходов ФК 5.

Триггер 6 предназначен для фиксации начала процесса преобразования и его окончания. При подаче на его первый вход (вход управления устройства) сигнала "Пуск", триггер 6 устанавливается в единичное состояние и начинается процесс преобразования. При появлении сигнала логической единицы на последнем выходе ФК 5, триггер 6 устанавливается в нулевое состояние и процесс преобразования заканчивается.

Формирователь кодов 5 предназначен для реализации процесса подбора кода в процессе преобразования. Рассмотрим процесс подбора кода на одном частном примере. Пусть разрядность АЦП равна четырем, и АЦП содержит два мультиплексора 2 и соответственно два КН 3 (М=2). Процесс подбора кода можно изобразить в виде графа, изображенного на фиг.4. В соответствии с фиг.4 первоначально на адресных входах первого мультиплексора 2 (верхнего по схеме) устанавливается код числа 9, а на адресных входах второго мультиплексора 2 (нижнего по схеме) устанавливается код числа 6 (верхняя корневая вершина). Благодаря мультиплексорам 2 на вторых входах КН 3 установятся напряжения,

соответствующие кодам 6 и 9. Обозначим через U_M1 напряжение на выходе первого мультиплексора 2 и через U_M2 - напряжение на выходе второго мультиплексора 2. На выходах КН 3 при этом в зависимости от входного напряжения возможны три комбинации:

00 - когда входное напряжение U_ВХ меньше напряжения, поступающего как с первого, так и второго мультиплексоров 2 (U _ВХ<U_M1 и U_ВХ <U_M2);

10 - когда входное напряжение больше напряжения, поступающего со второго мультиплексора 2, но меньше напряжения, поступающего с первого мультиплексора 2 (U_ВХ<U_M1 и U _ВХ<U_M2);

11 - когда входное напряжение больше напряжения, поступающего как с первого, так и второго мультиплексоров 2.

Далее в зависимости от значения кодов на выходе КН 3 происходит переход по соответствующей дуге графа. Например, при коде 00 происходит переход к вершине 2-5, и соответственно на адресных входах мультиплексоров 2 должны быть установлены коды числа 2 (нижний мультиплексор) и числа 5 (верхний мультиплексор). Процесс подбора кода прекращается по достижении висячей вершины. В качестве выходного кода, соответствующего входному напряжению U_ВХ, берется код, указанный на фиг.4 в прямоугольниках.

В таблице 1 показано, каким образом ФК 5 должен преобразовывать коды, поступающие на его входы.

Для примера рассмотрим 4, 5, 6 строки таблицы. В 4-м столбце таблицы везде стоит цифра 9. Это означает, что на первых выходах регистра 4, которые подключены ко вторым входам ФК 5, установлен код, соответствующий цифре 9. При этом, если на выходе 1-го и 2-го КН 3 будут нули (4-я строка таблицы), то на первых выходах ФК 5 установится код, соответствующий числу 5 (4-я строка, 5-й столбец таблицы), а на вторых выходах установится код, соответствующий числу 2 (4-я строка, 6-й столбец таблицы). То есть организуется переход от вершины 6-9 к вершине 2-5 по дуге 00 (фиг.4). В последнем столбце 4-й строки (соответствующей значению сигнала на последнем выходе ФК 5) в данном случае стоит ноль, что указывает, что висячая вершина не достигнута и процесс преобразования должен быть продолжен.

Схема выборки-хранения 8 предназначена для выборки и хранения мгновенных значений уровня напряжения входного аналогового сигнала. При этом уровень напряжения на выходе схемы остается неизменным в течении всего цикла аналого-цифрового преобразования выбранного отсчета.

Блок определения знака и инвертирования отрицательных напряжений 9 призван определить знак (полярность) уровня напряжения входного сигнала и ретранслировать сигнал далее с единичным коэффициентом передачи, а в случае отрицательной полярности подвергнуть транслируемый сигнал инверсии.

Блок определения знака и инвертирования отрицательных напряжений 9 работает следующим образом.

КН 12, в зависимости от полярности входного сигнала, формирует положительный или отрицательный порог, играющий роль знакового разряда (логической единицы или нуля, поступающих на первый выход БОЗ И ИОН 9, и поступающих в последствии на второй выход (выход знакового разряда) аналого-цифрового преобразователя, а так же управляющего воздействия, поступающего на АК 14 через инвертор 13 и АК 10 непосредственно, то есть состояния АК 14 и АК 10 взаимообратны.

В случае поступления на вход БОЗ И ИОН 9 сигнала положительной полярности:

- КН 12 формирует положительный потенциал;

- на первый выход БОЗ И ИОН 9 поступает сигнал с уровнем логической единицы;

- АК 10 переводится в открытое состояние, АК 14 - закрытое;

- входной сигнал транслируется на второй выход БОЗ И ИОН 9.

В случае поступления на вход БОЗ И ИОН 9 сигнала отрицательной полярности:

- КН 12 формирует отрицательный потенциал;

- на первый выход БОЗ И ИОН 9 поступает сигнал с уровнем логического нуля;

- АК 10 переводится в закрытое состояние, АК 14 - открытое;

- входной сигнал, инвертированный ИУПТ 11 транслируется на второй выход БОЗ И ИОН 9.

Таким образом, БОЗ И ИОН 9 фактически формирует знак и модуль транслируемого сигнала.

Аналого-цифровой преобразователь работает следующим образом. (Рассмотрим алгоритм работы устройства при выполнении процедуры подбора кода в соответствии с фиг.4 для следующего конкретного случая. Разрядность АЦП - m=4. Устройство содержит два мультиплексора 2 и два КН 3 (М=2). Опорное напряжение, подключенное к ДОН 1, равно 10 В. Для четырехразрядного АЦП в этом случае ступень квантования равна U=10В/2 ⁴=10В/16=0,625 В. Это означает, что при подаче на адресный вход мультиплексора 2 кода, соответствующего, например, числу 9, на выходе этого мультиплексора 2 появится напряжение U _M=9·0,625=5,625 В. Пусть на вход АЦП подан сигнал, описывающий быстропротекающий процесс, уровень напряжения зафиксированный СВХ 8 U_вх=3,2 В).

На аналоговый вход устройства поступает измеряемый сигнал (U_вх ), фиг.3а.

На вход управления устройства поступает импульс запуска («Пуск») длительностью t₀÷t ₁ (фиг.3б).

Поступление импульса «Пуск» обеспечивает:

- запоминание уровня входного сигнала U_вх СВХ 8;

- перевод триггера 6 в единичное состояние (фиг.3в).

Одновременно с этим БОЗ И ИОН 9 приступает к анализу уровня, запоминаемого СВХ 8. К моменту времени t₁ (фиг.3.б) СВХ 8 завершает процесс запоминания. В общем случае, интервал t₀÷t₁ (фиг.3.б), исчисляется единицами нс. (В АЦП AD9059 апертурное время составляет 2,7 нс.(http://www.gaw.ru/pdf/AD/adc/ ad9059.pdf), время выборки встроенной схемы выборки-хранения составляет 1 нс. www.compitech.ru/html.cgi/arhiv/00_01/stat_34.htm)).

К моменту времени t₂ (фиг.3.г) напряжение на первом (сигнал знака полярности отсчета входного сигнала) и втором (напряжение модуля уровня входного сигнала) выходах БОЗ И ИОН 9 стабилизируется. В общем случае, интервал t ₁÷t₂ (фиг.3.г) исчисляется долями нс. Он определяется прежде всего задержкой, создаваемой ИУПТ 11 (причем, именно временем дополнительного нарастания переходной характеристики ИУПТ 11 с момента t₁ до момента t₂), (например, сверхскоростной усилитель AD8009 характеризуется скоростью нарастания выходного сигнала 5500 В/мкс, THS3001 - 6500 В/мкс. (Г.Волович. Широкополосные интегральные усилители. htttp://www.PLATAN.ru/shem/pdf/str27-1sx.pdf)), так как быстродействие современных компараторов сравнимо с быстродействием СВХ 8 и к моменту времени t₂ АК 14 и АК 10 уже находятся в заданном состоянии. Иначе говоря, задержка, вносимая БОЗ И ИОН 9 пренебрежимо мала.

При переходе триггера 6 в единичное состояние, момент t₀ (фиг.3.в) на его выходе появляется уровень, соответствующий логической единице. При поступлении переднего фронта перепада напряжения с выхода триггера 6 на первый управляющий вход (вход обнуления) регистра 4, он установится в нулевое состояние. При этом, учитывая типовую структуру регистра 4 и стандартизованное быстродействие, задержка установления в нулевое состояние регистра 4 будет не менее интервала t₁÷t ₀ (фиг.3.д). На первой группе выходов регистра 4 установится код нуля, который поступит на вторые входы ФК 5. Согласно таблице (строки 1-3), независимо от кода на выходе КН 3, на первой группе выходов ФК 5 появится код числа 9 (строки 1-3, столбец 5, табл.1), а на второй группе выходов - код числа 6 (строки 1-3, столбец 6 таблицы).

При этом, учитывая типовую структуру ФК 5 и его стандартизованное быстродействие, задержка установления кода числа 9(6) будет гарантированно больше интервала t ₂÷t₁ (фиг.3.д).

После перехода триггера 6 в единичное состояние, уровень логической единицы с его выхода поступает также на управляющий вход ГТИ 7, и с его выхода начинают поступать импульсы на второй управляющий вход (вход записи) регистра 4. В регистр 4 по заднему фронту первого импульса с генератора тактовых импульсов 7 по первой группе входов будет записан код числа 9, а по второй группе входов - код числа 6. Это соответствует корневой вершине 6-9 графа на фиг.4.

Код числа 9 с первых выходов регистра 4 поступит на управляющие (адресные) входы первого мультиплексора 2 (верхнего по схеме) и на его выходе появится напряжение U _M1=9·0,625=5,625 В. Со вторых выходов регистра 4 на управляющие (адресные) входы второго мультиплексора 2 (нижнего по схеме) поступит код числа 6 и на его выходе появится напряжение U_M2=6·0,625=3,75 В. С помощью КН 3 производится сравнение напряжений, поступающих с выходов соответствующих мультиплексоров с входным напряжением U_ВХ =3,2 В, поступающего с выхода БОЗ И ИОН 9.

При этом следует отметить, учитывая типовые структуры триггера 6, регистра 4, формирователя кодов 5, мультиплексора 2 и их стандартизованное быстродействие, задержка подачи напряжения с выхода ДОН 1 на КН 3 будет гарантированно больше интервала t₂ ÷t₀ (фиг.3.д) установления напряжения на выходе БОЗ И ИОН 9.

С приходом следующего импульса с ГТИ 7 на стробирующие входы КН 3, по переднему фронту этого импульса производится фиксация результатов сравнения. В данном случае входное напряжение меньше напряжения на выходе и первого, и второго мультиплексоров 2 и на выходе КН 3 установится уровень логического нуля.

Итак, на первых входах ФК 5 установится комбинация 00, а на вторых выходах - код числа 9 (с первой группы выходов регистра 4). В соответствии с таблицей (строка 4) после этого на первых выходах ФК 5 установится код числа 5 (строка 4, столбец 5 таблицы), а на вторых выходах - код числа 2 (строка 4, столбец 6 таблицы). На фиг.4 это соответствует переходу из вершины 6-9 в вершину 2-5 по условию 00. По заднему фронту второго импульса с ГТИ 7 коды чисел 2 (двоичный код 0010) и 5 (двоичный код 0101) будут записаны в соответствующие разряды регистра 4, которые в дальнейшем поступят на управляющие (адресные) входы соответствующих мультиплексоров 2. На выходе первого мультиплексора 2 (верхнего по схеме) появится напряжение U_M1=5·0,625=3,125 В, а на выходе второго мультиплексора 2 (нижнего по схеме) появится напряжение U_M2=2·0,625=1,25 В. В данном случае имеем U_ВХ>U_M1 и U_ВХ>U_M2. Следовательно, на выходе КН 3 будет комбинация 11. Учитывая, что на вторых входах ФК 5 установлен код числа 5, то на первых выходах ФК 5 появится код числа 5 (строка 9 таблицы). При этом на последнем выходе ФК 5 установится уровень, соответствующий логической единице (строка 9, столбец 7 таблицы). Этот сигнал поступит на второй вход триггера 6 и установит его в нулевое состояние. На выходе триггера 6 установится уровень, соответствующий логическому нулю, который выключит ГТИ 7. Процесс преобразования напряжения, поступающего со второго выхода БОЗ И ИОН 9 в код на этом закончится.

На выход устройства поступит результат преобразования:

- с выхода триггера 6 - высокий потенциал, сигнализирующий о конце преобразования;

- с первого выхода БОЗ И ИОН 9 - код знака полярности входного аналогового сигнала.

- с первых выходов ФК 5 код числа 6 (код уровня модуля напряжения входного сигнала).

Иными словами, в момент t ₄ (момент поступления на выход управления устройства сигнала «Конец преобразования») (фиг.3.в) на выходе устройства формируется m-разрядный код. Старший разряд которого несет информацию о полярности входного сигнала, остальные (m-1) разрядов являются кодом уровня модуля напряжения входного сигнала.

Увеличивая количество мультиплексоров 2 и компараторов напряжения 3, можно повысить быстродействие устройства. На фиг.5 в виде графа показан алгоритм подбора кода для АЦП, содержащего четыре мультиплексора и четыре компаратора напряжения. В этом случае коды 6, 7, 8 могут быть получены в течение одного такта работы устройства, коды 2, 3, 4, 5, 9, 10, 11, 12 - за два такта, и коды 0, 1, 13, 14, 15 - за три такта устройства.

Введение СВХ 8 и БОЗ И ИОН 9 не вносит дополнительной задержки в процесс подбора кода, то есть не снижает быстродействия АЦП, а более того их использование способствует упрощению устройства или повышению его быстродействия при одновременном повышении точности аналого-цифрового преобразования быстропротекающих процессов.

Последнее обусловлено тем, что в предлагаемом устройстве, в отличие от прототипа, удалось избежать методических погрешностей преобразования, а именно благодаря введению в состав устройства схемы выборки-хранения 8 удалось избежать изменения уровня напряжения входного сигнала в ходе преобразования быстропротекающих процессов, а значит, удалось достичь повышения точности аналого-цифрового преобразования быстропротекающих процессов.

Введение в состав устройства БОЗ И ИОН 9 в случае аналого-цифровой обработки двухполярных сигналов:

а) с сохранением заданного числа мультиплексоров 2, КН 3 и точности преобразования, приводит к сокращению интервала времени подбора кода (интервала t₃÷t ₄, фиг.3.д) как минимум, на один такт, так как разрядность мультиплексоров может быть снижена с m до (m-1), а это приводит к повышению быстродействия АЦП;

б) с сохранением заданного быстродействия и точности, приводит к возможности сокращения числа мультиплексоров 2 и КН 3, так как разрядность мультиплексоров может быть снижена с m до (m-1), то есть имеет место упрощение устройства.

В любом случае, введение в состав устройства БОЗ И ИОН 9, при аналого-цифровой обработке двухполярных сигналов, приводит:

а) к увеличению разрядности АЦП на один разряд (старший разряд кода, несущий информацию о полярности входного сигнала, формирует БОЗ И ИОН 9);

б) к возможности пересчета динамического диапазона входных сигналов и шага квантования КН 3 (увеличению их в два раза), что способствует существенному увеличению точности аналого-цифрового преобразования входных сигналов в связи с повышением помехоустойчивости КН 3;

в) к упрощению АЦП, ввиду необходимости использования в составе ДОН 1 только одного высокостабильного источника напряжения (вместо двух как в прототипе).

То есть имеет место как повышение точности аналого-цифрового преобразования, прежде всего, быстропротекающих процессов, так и упрощение устройства или повышение быстродействия.

Аналого-цифровой преобразователь, содержащий делитель опорного напряжения, М (М<2^m) компараторов напряжения, М мультиплексоров, триггер, генератор тактовых импульсов, регистр и формирователь кодов, при этом вход делителя опорного напряжения является первым входом аналого-цифрового преобразователя и предназначен для подключения источника опорного напряжения, одноименные входы М мультиплексоров объединены и подключены к соответствующим выходам делителя опорного напряжения, а выходы соединены с одним из информационных входов соответствующих компараторов напряжения, управляющие входы мультиплексоров соединены с соответствующими группами выходов регистра, выходы компараторов напряжения соединены с первыми входами формирователя кодов, первая группа выходов которого является третьими выходами аналого-цифрового преобразователя (кода модуля уровня входного напряжения), подключенными к первой группе информационных входов регистра, остальные группы выходов формирователя кодов соединены с соответствующими группами информационных входов регистра, первый вход триггера является вторым входом аналого-цифрового преобразователя (входом управления (запуска)), выход триггера, являющийся первым выходом аналого-цифрового преобразователя (выходом управления), подключен к первому управляющему входу регистра и управляющему входу генератора тактовых импульсов, выход которого соединен с стробирующими входами компараторов напряжения и вторым управляющим входом регистра, первая группа выходов которого соединена с вторыми входами формирователя кодов, последний выход которого подключен ко второму входу триггера, отличающийся тем, что в него введены схема выборки-хранения, блок определения знака и инвертирования отрицательных напряжений, причем вход схемы выборки-хранения подключен к третьему (аналоговому) входу аналого-цифрового преобразователя, а вход управления - ко второму входу (управления) аналого-цифрового преобразователя, выход схемы выборки-хранения подключен ко входу блока определения знака и инвертирования отрицательных напряжений, первый выход которого служит вторым выходом (знакового разряда) аналого-цифрового преобразователя, а второй выход подключен к группе вторых информационных входов компараторов напряжения, а блок определения знака и инвертирования отрицательных напряжений содержит два аналоговых ключа, инвертирующий усилитель постоянного тока, компаратор, инвертор, при этом вход блока определения знака и инвертирования отрицательных напряжений соединен с входами второго аналогового ключа, инвертирующего усилителя постоянного тока и неинвертирующим входом компаратора, выход последнего подключен к входу инвертора, входу управления второго аналогового ключа и первому выходу блока определения знака и инвертирования отрицательных напряжений, выход инвертирующего усилителя постоянного тока соединен со входом первого аналогового ключа, выход которого вместе с выходом второго аналогового ключа образуют второй выход блока определения знака и инвертирования отрицательных напряжений.