Устройство для определения рационального варината образца ракетно-артиллерийского вооружения по обобщенному показателю качества на основе метрики махаланобиса

 

Устройство относится к вычислительной технике и может быть использовано для определения рационального варианта образца ракетно-артиллерийского вооружения (РАВ) на этапах его проектирования по совокупности показателей качества с учетом их коррелированности.

Цель полезной модели - расширение функциональных возможностей прототипа по определению рационального варианта образца РАВ на этапах его проектирования.

Использование устройства позволит сократить время и избежать рутинной вычислительной работы, связанной с оценкой качества вариантов проектируемого образца РАВ.

Устройство относится к вычислительной технике и может быть использовано для определения рационального варианта образца ракетно-артиллерийского вооружения (РАВ) на этапах его проектирования по совокупности показателей качества с учетом их коррелированности.

Наиболее близким по технической сущности к предлагаемому является устройство для решения задачи оценки качества РАВ [1], содержащее блок управления, генератор тактовых импульсов, четыре блока памяти, два делителя частоты, n+4 блоков задержки, счетчик, два блока суммирования и блок коммутации. Данное устройство выбрано в качестве прототипа.

Однако это устройство не позволяет определять рациональный вариант образца РАВ на этапах проектирования по совокупности показателей качества с учетом их коррелированности.

Цель полезной модели - расширение функциональных возможностей прототипа по определению рационального варианта образца РАВ на этапах его проектирования по совокупности показателей качества с учетом их коррелированности.

Поставленная цель достигается тем, что в устройство для решения задачи оценки качества РАВ, содержащее блок управления, четыре блока памяти, блок коммутации, дополнительно введены 23 блока памяти, 3 блока коммутации, 8 блоков сравнения, 8 блоков деления, 4 блока вычитания, 9 блоков умножения матриц и 1 блок извлечения корня.

Устройство реализует следующие теоретические положения, представленные ниже по тексту в виде последовательности этапов.

1. Формируется целевое назначение образца вооружения -способность наносить ущерб противнику.

2. Устанавливается количество вариантов образца РАВ и проводится описание каждого из них конкретным числом единичных показателей качества, а затем составляется матрица исходных данных вида

где - номер единичного показателя качества варианта образца РАВ (

- номер варианта образца РАВ (i=1,5);

n - количество оцениваемых вариантов образца РАВ;

m - количество единичных показателей оцениваемого образца РАВ.

3. Формируется значение эталона (базового варианта) . Для чего, из матрицы исходных данных выбираются те значения показателей качества образцов РАВ, которые будут в большей степени удовлетворять разработчиков, т.е.

4. Осуществляется нормирование показателей качества хij с помощью следующих формул:

,если увеличение показателя приводит к улучшению качества варианта образца РАВ;

, если уменьшение показателя качества х ij приводит к улучшению качества варианта образца РАВ.

Здесь - нормированное значение j-го показателя качества того или иного варианта образца РАВ, .

В результате чего формируется матрица нормированных показателей качества вариантов РАВ вида

5. Производится оценка вариантов РАВ по совокупности их показателей качества. Для чего рассчитывается обобщенный показатель качества каждого варианта образца РАВ, характеризующий близость к эталону. Для нахождения обобщенного показателя качества между вариантами РАВ используется метрика Махаланобиса [2], [3]:

где - нормированные значения j-го показателя качества эталона (каждое из нормированных значений эталона равно 1);

R -1 - матрица, размером p×q, обратная матрице парных линейных коэффициентов корреляции показателей качества образцов РАВ

Т - оператор транспонирования.

В результате чего, формируется кортеж предпочтений вариантов образцов РАВ, из которых разработчик определяет рациональный вариант образца РАВ, с минимальным значением обобщенного показателя качества, т.е.

Устройство, реализующее приведенные теоретические положения, представлено на рисунке 1. Оно содержит блок 1 управления; блоки 2, 3, 4, 5, 6, 27, 28, 29, 30, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47, 52, 53, 54, 55 и 62 памяти; блоки 7, 8, 9, 10 коммутации; блоки 11, 12, 13, 14, 15, 16, 17, 18 сравнения; блоки 19, 20, 21, 22, 23, 24, 25, 26 деления; блоки 31, 32, 33, 34 вычитания; блоки 48, 49, 50, 51, 56, 57, 58, 59, 60 умножения матриц; блок 61 извлечения корня.

Работа устройства по оценке качества вариантов образца РАВ осуществляется в определенной последовательности, задаваемой тактовыми импульсами блока 1 управления.

Начальная установка блоков устройства происходит при подаче импульса на вход «П», в результате чего запускается блок 1 управления, происходит обнуление ячеек всех блоков устройства и на информационные входы ячеек блоков 2, 3, 4, 5 памяти подаются значения показателей качества оцениваемых вариантов образца РАВ , на информационные входы ячеек блоков 44, 45, 46, 47 памяти подаются значения коэффициентов обратной корреляционной матрицы показателей качества оцениваемых вариантов образца РАВ , а на информационные входы ячеек блока 6 памяти подаются значения аj равные

Первый такт. С первого выхода блока 1 управления импульс поступает на управляющие входы блоков 2, 3, 4, 5, 6 и 44, 45, 46, 47 памяти и инициирует их работу, в результате чего в ячейках памяти блоков 2, 3, 4, 5 памяти производится запись значений , причем в ячейки блока 2 памяти - запись значений , в ячейки блока 3 памяти - запись значений , в ячейки блока 4 памяти - запись значений , в ячейки блока 5 памяти - запись значений , в ячейки памяти блока 6 памяти - запись значений j, , а в ячейки памяти блоков 44, 45, 46, 47 памяти - запись значений kpq, , причем в блоке 44 памяти записываются значения k pq, , в блоке 45 памяти записываются значения k pq, , в блоке 46 памяти записываются значения k pq, , в блоке 47 памяти записываются значения k pq, .

Второй такт. Со второго выхода блока 1 управления импульс поступает на управляющие входы блоков 7, 8, 9, 10 коммутации и инициирует их работу, в результате чего значения a j с выходов ячеек блока 6 памяти поступают на информационные входы соответствующих блоков 7, 8, 9, 10 коммутации, которые в зависимости от значения аj (равного «1» или «0») подключают выходы блоков 2, 3, 4, 5 памяти к информационным входам блоков 11, 13, 15, 17 сравнения (по максимуму), или к информационным входам блоков 12, 14, 16, 18 сравнения (по минимуму) соответственно.

Третий такт. С третьего выхода блока 1 управления импульс поступает на управляющие входы задействованных блоков 11, 13, 15, 17 сравнения (по

максимуму) или блоков 12, 14, 16, 18 сравнения (по минимуму) и инициирует их работу, в результате чего значения х1j с выходов первых ячеек блоков 2, 3, 4, 5 памяти поступают на свободные информационные входы задействованных блоков сравнения.

Четвертый такт. С третьего выхода блока 1 управления импульс поступает на управляющие входы задействованных блоков 11, 13, 15, 17 сравнения (по максимуму) или блоков 12, 14, 16, 18 сравнения (по минимуму) и инициирует их работу, в результате чего значения х2j с выходов вторых ячеек блоков 2, 3, 4, 5 памяти поступают на свободные информационные входы задействованных блоков сравнения.

С пятого по седьмой такт проводятся аналогичные операции по определению оптимальных значений показателей качества образца РАВ хij

Восьмой такт. С четвертого выхода блока 1 управления импульс поступает на управляющие входы задействованных блоков 19, 20, 21, 22, 23, 24, 25, 26 деления и инициирует их работу, в результате чего оптимальные значения показателей качества х эj с выходов блоков 11, 12, 13, 14, 15, 16, 17, 18 сравнения поступают на первые информационные входы соответствующих блоков 19, 20, 21, 22, 23, 24, 25, 26 деления, на вторые информационные входы блоков деления поступают значения с выходов первых ячеек блоков 2, 3, 4, 5 памяти и происходит вычисление нормированных показателей качества .

Девятый такт. С пятого выхода блока 1 управления импульс поступает на управляющие входы блоков 27, 28, 29, 30 памяти и инициирует их работу, в результате чего нормированные значения показателей качества записываются в первые ячейки соответствующих блоков 27, 28, 29, 30 памяти.

Десятый такт. С шестого выхода блока 1 управления импульс поступает на управляющие входы блоков 19, 20, 21, 22, 23, 24, 25, 26 деления и обнуляет их.

Одиннадцатый такт. С четвертого выхода блока 1 управления импульс поступает на управляющие входы задействованных блоков 19, 20, 21, 22, 23, 24, 25, 26 деления и инициирует их работу, в результате чего оптимальные значения показателей качества хэj с выходов блоков 11, 12, 13, 14, 15, 16, 17, 18 сравнения поступают на первые информационные входы соответствующих блоков 19, 20, 21, 22, 23, 24, 25, 26 деления, на вторые информационные входы блоков деления поступают значения с выходов вторых ячеек блоков 2, 3, 4, 5 памяти и происходит вычисление нормированных показателей качества .

Двенадцатый такт. С пятого выхода блока 1 управления импульс поступает на управляющие входы блоков 27, 28, 29, 30 памяти и инициирует их работу, в результате чего значения нормированных показателей качества записываются во вторые ячейки блоков 27, 28, 29, 30 памяти.

Тринадцатый такт. С шестого выхода блока 1 управления импульс поступает на управляющие входы блоков 19, 20, 21, 22, 23, 24, 25, 26 деления и обнуляет их.

С четырнадцатого по двадцать второй такт проводятся аналогичные операции по определению нормированных значений показателей качества образца РАВ .

Двадцать третий такт. С седьмого выхода блока 1 управления импульс поступает на управляющие входы блоков 31, 32, 33, 34 вычитания и инициирует их работу, в результате чего на первые информационные входы блоков 31, 32, 33, 34 вычитания подается «1», (т.к. каждое из нормированных

значений эталона равно «1»), а на вторые информационные входы блоков 31, 32, 33, 34 вычитания с выходов первых ячеек памяти блоков 27, 28, 29, 30 памяти подаются нормированные значения показателей качества , в результате чего происходит вычисление значений разности .

Двадцать четвертый такт. С восьмого выхода блока 1 управления импульс поступает на управляющие входы блоков 35, 36, 37, 38 памяти и инициирует их работу, в результате чего значения разности с выходов блоков 31, 32, 33, 34 вычитания поступают на информационные входы первых ячеек блоков 35, 36, 37, 38 памяти и записываются в них.

Двадцать пятый такт. С девятого выхода блока 1 управления импульс поступает на управляющие входы блоков 31, 32, 33, 34 вычитания и обнуляет их.

С двадцать шестого по тридцать третий такт проводятся аналогичные операции по вычислению значений разностей и их записи в блоках 35, 36, 37, 38 памяти.

Тридцать четвертый такт. С десятого выхода блока 1 управления импульс поступает на управляющий вход блока 39 памяти и инициирует его работу, в результате чего значения разностей с выходов первых ячеек блоков 35, 36, 37, 38 памяти поступают в ячейки блока 39 памяти и записываются в них, формируя транспонированные значения величин

Тридцать пятый такт. С десятого выхода блока 1 управления импульс поступает на управляющий вход блока 40 памяти и инициирует его работу, в результате чего значения разностей с выходов вторых ячеек блоков 35, 36, 37, 38 памяти поступают в ячейки блока 40 памяти и

записываются в них, формируя транспонированные значения величин

Тридцать шестой такт. С десятого выхода блока 1 управления импульс поступает на управляющий вход блока 41 памяти и инициирует его работу, в результате чего значения разностей с выходов третьих ячеек блоков 35, 36, 37, 38 памяти поступают в ячейки блока 41 памяти и записываются в них, формируя транспонированные значения величин

Тридцать седьмой такт. С десятого выхода блока 1 управления импульс поступает на управляющий вход блока 42 памяти и инициирует его работу, в результате чего значения разностей с выходов четвертых ячеек блоков 35, 36, 37, 38 памяти поступают в ячейки блока 42 памяти и записываются в них, формируя транспонированные значения величин

Тридцать восьмой такт. С десятого выхода блока 1 управления импульс поступает на управляющий вход блока 43 памяти и инициирует его работу, в результате чего значения разностей с выходов пятых ячеек блоков 35, 36, 37, 38 памяти поступают в ячейки блока 45 памяти и записываются в них, формируя транспонированные значения величин

Тридцать девятый такт. С одиннадцатого выхода блока 1 управления импульс поступает на управляющие входы блоков 48, 49, 50, 51 умножения матриц и инициирует их работу, в результате чего значения разностей с выходов первых ячеек блоков 35, 36, 37, 38 памяти поступают на первые информационные входы блоков 48, 49, 50, 51 умножения матриц, на вторые информационные входы блоков 48, 49, 50, 51 умножения матриц

подаются: на блок 48 умножения матриц - значения с выходов блока 44 памяти, на блок 49 умножения матриц - значения с выходов блока 45 памяти, на блок 50 умножения матриц - значения с выходов блока 46 памяти, на блок 51 умножения матриц - значения с выходов блока 47 памяти, в результате чего в блоках 48, 49, 50, 51 умножения матриц происходит вычисление значений , причем на выходе блока 48 умножения матриц сформировано значение , на выходе блока 49 умножения матриц сформировано значение , на выходе блока 50 умножения матриц сформировано значение , на выходе блока 51 умножения матриц сформировано значение

Сороковой такт. С двенадцатого выхода блока 1 управления импульс поступает на управляющие входы блоков 52, 53, 54, 55 памяти и инициирует их работу, в результате чего значения с выходов блоков 48, 49, 50, 51 умножения матриц записываются в первые ячейки соответствующих блоков 52, 53, 54, 55 памяти.

Сорок первый такт. С тринадцатого выхода блока 1 управления импульс

поступает на управляющие входы блоков 48, 49, 50, 51 умножения матриц и обнуляет их.

Сорок второй такт. С одиннадцатого выхода блока 1 управления импульс поступает на управляющие входы блоков 48, 49, 50, 51 умножения матриц и инициирует их работу, в результате чего значения разностей с выходов вторых ячеек блоков 35, 36, 37, 38 памяти поступают на первые информационные входы блоков 48, 49, 50, 51 умножения матриц, на вторые информационные входы блоков 48, 49, 50, 51 умножения матриц подаются: на блок 48 умножения матриц - значения с выходов блока 44 памяти, на блок 49 умножения матриц - значения с выходов блока 45 памяти, на блок 50 умножения матриц - значения с выходов блока 46 памяти, на блок 51 умножения матриц - значения с выходов блока 47 памяти, в результате чего в блоках 48, 49, 50, 51 умножения матриц происходит вычисление значений , причем на выходе блока 48 умножения матриц сформировано значение , на выходе блока 49 умножения матриц сформировано значение , на выходе блока 50 умножения матриц сформировано значение , на выходе блока 51 умножения матриц сформировано значение

Сорок третий такт. С двенадцатого выхода блока 1 управления импульс поступает на управляющие входы блоков 52, 53, 54, 55 памяти и инициирует их работу, в результате чего значения с выходов блоков 48, 49, 50, 51 умножения матриц записываются во вторые ячейки соответствующих блоков 52, 53, 54, 55 памяти.

Сорок четвертый такт. С тринадцатого выхода блока 1 управления импульс поступает на управляющие входы блоков 48, 49, 50, 51 умножения матриц и обнуляет их.

С сорок пятого по пятьдесят третий такт проводятся аналогичные операции по вычислению значений и их записи в 3, 4, 5 ячейки блоков 52, 53, 54, 55 памяти.

Пятьдесят четвертый такт. С четырнадцатого выхода блока 1 управления импульс поступает на управляющие входы блоков 56, 57, 58, 59, 60 умножения матриц и инициирует их работу, в результате чего с первых ячеек блоков 52, 53, 54, 55 памяти на первый информационный вход блока 56 умножения матриц подаются значения , а на второй информационный вход подаются транспонированные значения величин t1j с блока 39 памяти и в блоке 56 умножения матриц происходит вычисление значения

Пятьдесят пятый такт. С пятнадцатого выхода блока 1 управления импульс поступает на управляющий вход блока 61 извлечения корня и инициирует его работу, в результате чего с выхода ячеек блока 56 умножения матриц на информационный вход блока 61 извлечения корня подается значение

d1 и происходит операция извлечения корня из числа d1.

Пятьдесят шестой такт. С шестнадцатого выхода блока 1 управления импульс поступает на управляющий вход блока 62 памяти и инициирует его работу, в результате чего в первую ячейку блока 62 памяти записывается значение результата извлечения корня из числа d 1 (обобщенный показатель качества для первого образца РАВ), который выводится на устройство вывода.

Пятьдесят седьмой такт. С семнадцатого выхода блока 1 управления импульс поступает на управляющие входы блоков 56, 57, 58, 59, 60 умножения матриц и блок 61 извлечения корня, в результате чего происходит обнуление блоков 56, 57, 58, 59, 60 умножения матриц и блока 61 извлечения корня.

Пятьдесят восьмой такт. С четырнадцатого выхода блока 1 управления импульс поступает на управляющие входы блоков 56, 57, 58, 59, 60 умножения матриц и инициирует их работу, в результате чего со вторых ячеек блоков 52, 53, 54, 55 памяти на первый информационный вход блока 57 умножения матриц подаются значения , а на второй информационный вход подаются транспонированные значения величин t2j с блока 40 памяти и в блоке 57 умножения матриц происходит вычисление значения ,

Пятьдесят девятый такт. С пятнадцатого выхода блока 1 управления импульс поступает на управляющий вход блока 61 извлечения корня и инициирует его работу, в результате чего с выхода ячеек блока 57 умножения матриц на информационный вход блока 61 извлечения корня подается значение d2 и происходит операция извлечения корня из числа d2.

Шестидесятый такт. С шестнадцатого выхода блока 1 управления импульс поступает на управляющий вход блока 62 памяти и инициирует его работу, в результате чего во вторую ячейку блока 62 памяти записывается значение результата извлечения корня из числа d 2 (обобщенный показатель

качества для второго образца РАВ), который выводится на устройство вывода.

Шестьдесят первый такт. С семнадцатого выхода блока 1 управления импульс поступает на управляющие входы блоков 56, 57, 58, 59, 60 умножения матриц и блок 61 извлечения корня, в результате чего происходит обнуление блоков 56, 57, 58, 59, 60 умножения матриц и блока 61 извлечения корня.

С шестьдесят второго по семьдесят седьмой такт проводятся аналогичные операции по вычислению значений d3, d4, d 5 и их запись в 3, 4, 5 ячейки блока 62 памяти, после чего с выходов ячеек блока 62 памяти значения чисел d 1, d2, d3, d4, d5 выдаются как окончательный результат вычислений, на основе которых, лицо, принимающее решение выбирает рациональный вариант с наименьшим значением di.

Таким образом, использование устройства позволит сократить время и избежать рутинной вычислительной работы, связанной с оценкой качества вариантов проектируемого образца РАВ.

Литература

1. А.Е.Филюстин, И.Н.Филатов, П.В.Россошанский. Устройство для решения задачи оценки качества вариантов образца ракетно-артиллерийского вооружения.: М., РОСПАТЕНТ №№19332 2001.

2. StatSoft, Inc. (2001): Электронный учебник по статистике. М.: StatSoft. WEB: http://www.statsoft.ru/home/textbook/default.htm.

3. Справочник по математике для инженеров и учащихся ВТУЗов. Бронштейн И.Н., Семендяев К.А. - М.: Наука. Главная редакция физико-математической литературы, 1981.

Устройство для определения рационального варианта образца ракетно-артиллерийского вооружения по обобщенному показателю качества на основе метрики Махаланобиса, содержащее блок управления, четыре блока памяти, блок коммутации, отличающееся тем, что с целью расширения его функциональных возможностей по определению рационального варианта образца ракетно-артиллерийского вооружения (РАВ) на этапах его проектирования по совокупности показателей качества с учетом их коррелированности в него дополнительно введены 23 блока памяти, 3 блока коммутации, 8 блоков сравнения, 8 блоков деления, 4 блока вычитания, 9 блоков умножения матриц, 1 блок извлечения корня, причем первый выход блока 1 управления соединен с управляющими входами блоков 2, 3, 4, 5, 6 и 44, 45, 46, 47 памяти, второй выход блока 1 управления соединен с управляющими входами блоков 7, 8, 9, 10 коммутации, третий выход блока 1 управления соединен с управляющими входами блоков 11, 12, 13, 14, 15, 16, 17, 18 сравнения, четвертый выход блока 1 управления соединен с управляющими входами блоков 19, 20, 21, 22, 23, 24, 25, 26 деления, пятый выход блока 1 управления соединен с управляющими входами блоков 27, 28, 29, 30 памяти, шестой выход блока 1 управления соединен с управляющими входами блоков 19, 20, 21, 22, 23, 24, 25, 26 деления, седьмой выход блока 1 управления соединен с управляющими входами блоков 31, 32, 33, 34 вычитания, восьмой выход блока 1 управления соединен с управляющими входами блоков 35, 36, 37, 38 памяти, девятый выход блока 1 управления соединен с управляющими входами блоков 31, 32, 33, 34 вычитания, десятый выход блока 1 управления соединен с управляющими входами блоков 39, 40, 41, 42, 43 памяти, одиннадцатый выход блока 1 управления соединен с управляющими входами блоков 48, 49, 50, 51 умножения матриц, двенадцатый выход блока 1 управления соединен с управляющими входами блоков 52, 53, 54, 55 памяти, тринадцатый выход блока 1 управления соединен с управляющими входами блоков 48, 49, 50, 51 умножения матриц, четырнадцатый выход блока 1 управления соединен с управляющими входами блоков 56, 57, 58, 59, 60 умножения матриц, пятнадцатый выход блока 1 управления соединен с управляющим входом блока 61 извлечения корня, шестнадцатый выход блока 1 управления соединен с управляющим входом блока 62 памяти, семнадцатый выход блока 1 управления соединен с управляющими входами блоков 56, 57, 58, 59, 60 умножения матриц и блока 61 извлечения корня, выходы ячеек блоков 2, 3, 4, 5 памяти соединены с информационными входами соответствующих блоков 11, 12, 13, 14, 15, 16, 17, 18 сравнения через блоки 7, 8, 9, 10 коммутации и со вторыми информационными входами блоков 19, 20, 21, 22, 23, 24, 25, 26 деления, выходы ячеек блока 6 памяти соединены с информационными входами соответствующих блоков 7, 8, 9, 10 коммутации, выходы блоков 11, 12, 13, 14, 15, 16, 17, 18 сравнения соединены с первыми информационными входами соответствующих блоков 19, 20, 21, 22, 23, 24, 25, 26 деления, выходы блоков 19, 20, 21, 22, 23, 24, 25, 26 деления соединены с информационными входами ячеек соответствующих блоков 27, 28, 29, 30 памяти, выходы ячеек блоков 27, 28, 29, 30 памяти соединены со вторыми информационным входами блоков 31, 32, 33, 34 вычитания, выходы блоков 31, 32, 33, 34 вычитания соединены с первыми информационными входами ячеек соответствующих блоков 35, 36, 37, 38 памяти, выходы первых ячеек блоков 35, 36, 37, 38 памяти соединены с информационными входами блока 39 памяти и первыми информационными входами блоков 48, 49, 50, 51 умножения матриц, выходы вторых ячеек блоков 35, 36, 37, 38 памяти соединены с информационными входами блока 40 памяти и первыми информационными входами блоков 48, 49, 50, 51 умножения матриц, выходы третьих ячеек блоков 35, 36, 37, 38 памяти соединены с информационными входами блока 41 памяти и первыми информационными входами блоков 48, 49, 50, 51 умножения матриц, выходы четвертых ячеек блоков 35, 36, 37, 38 памяти соединены с информационными входами блока 42 памяти и первыми информационными входами блоков 48, 49, 50, 51 умножения матриц, выходы пятых ячеек блоков 35, 36, 37, 38 памяти соединены с информационными входами блока 43 памяти и первыми информационными входами блоков 48, 49, 50, 51 умножения матриц, выходы блоков 39, 40, 41, 42, 43 памяти соединены со вторыми информационными входами блоков 56, 57, 58, 59, 60 умножения матриц, выходы блока 44 памяти соединены со вторым информационным входом блока 48 умножения матриц, выходы блока 45 памяти соединены со вторым информационным входом блока 49 умножения матриц, выходы блока 46 памяти соединены со вторым информационным входом блока 50 умножения матриц, выходы блока 47 памяти соединены со вторым информационным входом блока 51 умножения матриц, выходы блоков 48, 49, 50, 51 умножения матриц соединены с информационными входами ячеек соответствующих блоков 52, 53, 54, 55 памяти, выходы ячеек блоков 52, 53, 54, 55 памяти соединены с первыми информационными входами блоков 56, 57, 58, 59, 60 умножения матриц, выход блока 56 умножения матриц соединен с информационным входом блока 61 извлечения корня, выход блока 57 умножения матриц соединен с информационным входом блока 61 извлечения корня, выход блока 58 умножения матриц соединен с информационным входом блока 61 извлечения корня, выход блока 59 умножения матриц соединен с информационным входом блока 61 извлечения корня, выход блока 60 умножения матриц соединен с информационным входом блока 61 извлечения корня, выход блока 61 извлечения корня соединен с информационными входами ячеек блока 62 памяти, выходы ячеек блока 62 памяти соединены с информационными выходами устройства.



 

Похожие патенты:
Наверх