Синтезатор частот с режимом частотной телеграфии

Предлагаемая полезная модель относится к радиотехнике и может использоваться в качестве возбудителя передающих устройств в режиме частотной телеграфии и гетеродина приемных устройств без подачи модулирующего сигнала. Техническим результатом является исключение шумов квантования, возникающих в процессе дискретизации модулирующего сигнала. Для этого в известное устройство введены делитель с фиксированным коэффициентом деления и микропроцессор, содержащий последовательно соединенные тактовый генератор и формирователь модулирующего кода, что позволяет при минимальных аппаратных и энергетических затратах значительно улучшить достоверность передаваемой информации.

Предлагаемая полезная модель относится к радиотехнике и может использоваться в качестве возбудителя передающих устройств в режиме частотной телеграфии (ЧТ) и гетеродина приемных устройств без подачи модулирующего сигнала.

Известны синтезаторы [1, 6, 7], построенные на основе дельта-сигма модулятора (ДСМ) с дробным коэффициентом деления в кольце импульсно-фазовой автоподстройки частоты (ИФАПЧ). В таких синтезаторах модулирующий сигнал, поступающий на вход ДСМ, подвергается предварительной дискретизации по времени [2], при этом возникают шумы квантования, состоящие из статической и динамической составляющих.

Уровень статических шумов не превышает величину, равную половине приращения входного напряжения, которое необходимо для изменения кода в младшем разряде. В случае дискретизации сигнала постоянного уровня статические шумы не возникают. Следовательно, в режиме ЧТ при двухуровневой модуляции сигнала шумы квантования возникают только во время изменения уровня модулирующего сигнала. Эти шумы обусловлены временной неопределенностью точек опроса относительно изменения уровня опрашиваемого модулирующего сигнала [3].

Известны методы [4], позволяющие уменьшить шумы квантования. Эти методы основаны на принципе повышения частоты дискретизации модулирующего сигнала, однако их реализация в составе кольца ИФАПЧ требует дополнительных энергетических затрат, которые крайне нежелательны с практической точки зрения.

Наиболее близкой по технической сущности к предлагаемой полезной модели является устройство, представленное на рис.6 в патенте США №6011815 [5], принятое за прототип.

Функциональная схема устройства-прототипа представлена на фиг.1, где введены следующие обозначения:

1 - частотно-фазовый детектор (ЧФД) [соответствует элементу 602 на рис.6];

2 - фильтр нижних частот (ФНЧ) [соответствует элементу 603 на рис.6];

3 - генератор, управляемый напряжением (ГУН) [соответствует элементу 604 на рис.6];

4 - делитель с дробным переменным коэффициентом деления (ДДПКД) [соответствует элементу 605 на рис.6];

5 - сумматор [соответствует элементу 608 на рис.6];

6 - дельта-сигма модулятор (ДСМ) [соответствует элементу 610 на рис.6];

7 - генератор сигнала специальной формы (ГССФ) [соответствует элементу 607 на рис.6];

8 - предварительный исказитель модулирующего сигнала (ПИМС) [соответствует элементу 611 на рис.6].

Устройство-прототип содержит последовательно соединенные частотно-фазовый детектор (ЧФД) 1, первый вход которого является опорным входом устройства, фильтр нижних частот (ФНЧ) 2, генератор, управляемый напряжением (ГУН) 3 и делитель с дробным переменным коэффициентом деления (ДДПКД) 4, выход которого соединен со вторым входом ЧФД 1;

последовательно соединенные шиной генератор сигнала специальной формы (ГССФ) 7, вход которого является информационным входом устройства, предварительный исказитель модулирующего сигнала (ПИМС) 8, сумматор 5 и дельта-сигма модулятор (ДСМ) 6, группа выходов которого шиной подключена к группе входов ДДПКД 4. Группа управляющих входов сумматора 5 является группой управляющих входов устройства. Выход ГУН 3 является выходом устройства.

Устройство-прототип работает следующим образом.

Высокостабильный опорный сигнал подается на первый вход ЧФД 1, на второй вход которого подается выходной сигнал ДДПКД 4, сформированный системой фазовой автоподстройки частоты (ФАПЧ), состоящей из последовательно соединенных ЧФД 1, ФНЧ 2, ГУН 3 и ДДПКД 4. В системе ФАПЧ выходной сигнал ГУН 3 подается на ДДПКД 4, после которого поделенный сигнал поступает на второй вход ЧФД 1. В ЧФД 1 происходит сравнение по частоте и фазе опорного сигнала и сигнала с ДДПКД 4, и разность фаз этих двух сигналов формирует сигнал ошибки, который и является выходным сигналом ЧФД 1. Этот сигнал, проходя через ФНЧ 2, подается на управляющий вход ГУН 3, подстраивая его выходную частоту таким образом, чтобы фаза поделенного в ДДПКД 4 сигнала совпадала с фазой опорного сигнала. Таким образом, стабильность выходного сигнала ГУН 3 определяется стабильностью опорного сигнала. Из принципа работы системы ФАПЧ очевидно, что при изменении коэффициента деления ДДПКД 4 в соответствии с законом модуляции будет изменяться частота выходного сигнала ГУН 3 согласно этому закону модулирующего воздействия. На этом принципе в данной схеме и основывается способ ввода модулирующего воздействия в кольцо ФАПЧ. Для этого информационный сигнал подается на вход ГССФ 7, который фактически представляет собой аналогово-цифровой преобразователь, с выхода которого цифровой сигнал шиной подается на ПИМС 8, где он претерпевает предварительное искажение перед суммированием в блоке 5 с кодом установки центральной частоты, который поступает с группы управляющих входов. Суммарный цифровой сигнал поступает на ДСМ 6, где формируется сигнал, который в конечном итоге управляет коэффициентом деления ДДПКД 4. Следует заметить, что на рис.6 описания патента [5] связи между блоками 7, 8, 5, 6 и 4 показаны упрощенно тонкими линиями, но из описания работы устройства очевидно, что эти соединения необходимо осуществлять с помощью шины.

Недостатком устройства-прототипа при работе в режиме ЧТ является наличие паразитных шумов квантования, возникающих в результате временной

несогласованности точек опроса в блоке ГССФ 7 с изменением уровня модулирующего сигнала. Таким образом, неравенство длительности информационных импульсов и импульсов, получаемых после дискретизации на выходе блока ГССФ 7, достигает значения, равного периоду следования импульсов опроса данных, что приводит к ошибкам в передаваемой информации.

Для устранения указанного недостатка в синтезатор частот с режимом частотной телеграфии, содержащий последовательно соединенные частотно-фазовый детектор, фильтр нижних частот, генератор, управляемый напряжением, и делитель с дробным переменным коэффициентом деления, выход которого соединен со вторым входом частотно-фазового детектора; последовательно соединенные шиной сумматор и дельта-сигма модулятор, группа выходов которого шиной соединена с группой входов делителя с дробным переменным коэффициентом деления; причем, группа управляющих входов сумматора является группой управляющих входов устройства; выход генератора, управляемого напряжением, является выходом устройства, согласно полезной модели, введены делитель с фиксированным коэффициентом деления и микропроцессор, содержащий последовательно соединенные тактовый генератор и формирователь модулирующего кода, при этом, вход делителя с фиксированным коэффициентом деления является опорным входом устройства, а выход делителя с фиксированным коэффициентом деления соединен с первым входом частотно-фазового детектора; первый вход формирователя модулирующего кода, соединенный с входом тактового генератора, является входом микропроцессора, а также информационным входом устройства, группа выходов формирователя модулирующего кода, являющаяся также и группой выходов микропроцессора, соединена с группой информационных входов сумматора.

Функциональная схема предлагаемого устройства представлена на фиг.2, где введены следующие обозначения:

1 - частотно-фазовый детектор (ЧФД);

2 - фильтр нижних частот (ФНЧ);

3 - генератор, управляемый напряжением (ГУН);

4 - делитель с дробным переменным коэффициентом деления (ДДПКД);

5 - сумматор;

6 - дельта-сигма модулятор (ДСМ);

7 - делитель с фиксированным коэффициентом деления (ДФКД);

8 - микропроцессор;

9 - тактовый генератор (ТГ);

10 - формирователь модулирующего кода (ФМК).

Предлагаемое устройство содержит последовательно соединенные делитель с фиксированным коэффициентом деления (ДФКД) 7, вход которого является опорным входом устройства, частотно-фазовый детектор (ЧФД) 1, фильтр нижних частот (ФНЧ) 2, генератор, управляемый напряжением (ГУН) 3 и делитель с дробным переменным коэффициентом деления (ДДПКД) 4, выход которого соединен со вторым входом ЧФД 1; последовательно соединенные шиной микропроцессор 8, сумматор 5 и дельта-сигма модулятор (ДСМ) 6, группа выходов которого шиной соединена с группой входов ДДПКД 4. Микропроцессор 8 содержит последовательно соединенные тактовый генератор (ТГ) 9 и формирователь модулирующего кода (ФМК) 10, при этом первый вход ФМК 10, соединенный с входом ТГ 9, является входом микропроцессора 8, а также информационным входом устройства; группа выходов ФМК 10 является группой выходов микропроцессора 8. Группа управляющих входов сумматора 5 является группой управляющих входов устройства. Выход ГУН 3 является выходом устройства.

Предлагаемое устройство работает следующим образом.

Высокостабильный опорный сигнал подается на первый вход ЧФД 1 через ДФКД 7, что позволяет выбирать частоту сравнения ЧФД 1. На второй вход ЧФД 1 подается выходной сигнал ДДПКД 4, сформированный системой ФАПЧ (состоящей из последовательно соединенных ЧФД 1, ФНЧ 2, ГУН 3 и ДДПКД 4). В ЧФД 1 происходит сравнение этих двух сигналов, и разность фаз

формирует сигнал ошибки, который и является выходным сигналом ЧФД 1. Этот сигнал, проходя через ФНЧ 2, подается на управляющий вход ГУН 3, подстраивая его выходную частоту таким образом, чтобы фаза поделенного в ДДПКД 4 сигнала совпадала с фазой опорного сигнала. При изменении коэффициента деления ДДПКД 4 в соответствии с законом модуляции будет изменяться частота выходного сигнала ГУН 3 согласно этому закону модулирующего воздействия, которое формируется следующим образом. С информационного входа устройства на вход микропроцессора 8 (в качестве которого можно использовать микросхемы семейства PIC 12CXXX Microchip или другие аналоги) подается цифровой модулирующий сигнал. От любого изменения уровня модулирующего сигнала (с нуля на единицу или с единицы на нуль) запускается ТГ 9, с выхода которого на второй вход ФМК 10 будут поступать тактовые импульсы, в результате чего ФМК 10 будет вырабатывать соответствующие коды, в которых уже заложены предварительные искажения модулирующего сигнала. После этого ТГ 9 выключается до следующего изменения логического уровня модулирующего сигнала на информационном входе устройства. Следовательно, изменение коэффициента деления ДДПКД 4, вызывающее необходимое отклонение частоты ГУН 3 в соответствии с кодом, выдаваемым ФМК 10, синхронизировано по времени с фронтами модулирующего сигнала, что исключает ошибку квантования.

Таким образом, введение новых блоков в предлагаемой полезной модели позволяет значительно повысить качество передаваемой информации.

Источники информации

1. Тихомиров Н.М., Романов С.К., Леньшин А.В. Формирование ЧМ сигналов в синтезаторах с автоподстройкой. - М.: Радио и связь, 2004. - 209 с.

2. С.Стейн, Дж.Джонс. Принципы современной теории связи и их применение к передаче дискретных сообщений. - М.: Связь, 1971. - 373 с.

3. У.Титце, К.Шенк. Полупроводниковая схемотехника. - М.: Мир, 1982. - 512 с.

4. А.Б.Сергиенко. Цифровая обработка сигналов. - С-П,: Питер, 2002. - 603 с.

5. Пат. 6011815 США. Compensated controlled phase locked loop modulator / Hakan B. Briksson, Kjell B. Gustafsson, Bjorn M.G. Linckjuist (США). - №08/931,302. Заявл. 16.09.97, опубл. 4.01.2000.

6. Пат. 0322139 (European Patent Office). Frequency or phase modulation / Tomas Neil Edwin. - №88311648.5. Заявл. 08.12.88, опубл. 28.06.89 БИ 89/26.

7. Seste Dell'Aera, Tom Riley. A Hybrid Fractional-N Synthesizer for Direct Modulation Applications / Applied Microwave&Wireless. July, 2002. - p.34-39.

Синтезатор частот с режимом частотной телеграфии, содержащий последовательно соединенные частотно-фазовый детектор, фильтр нижних частот, генератор, управляемый напряжением, и делитель с дробным переменным коэффициентом деления, выход которого соединен со вторым входом частотно-фазового детектора, последовательно соединенные шиной сумматор и дельта-сигма модулятор, группа выходов которого шиной соединена с группой входов делителя с дробным переменным коэффициентом деления, причем группа управляющих входов сумматора является группой управляющих входов устройства, выход генератора, управляемого напряжением, является выходом устройства, отличающийся тем, что введены делитель с фиксированным коэффициентом деления и микропроцессор, содержащий последовательно соединенные тактовый генератор и формирователь модулирующего кода, при этом вход делителя с фиксированным коэффициентом деления является опорным входом устройства, а выход делителя с фиксированным коэффициентом деления соединен с первым входом частотно-фазового детектора, первый вход формирователя модулирующего кода, соединенный с входом тактового генератора, является входом микропроцессора, а также информационным входом устройства, группа выходов формирователя модулирующего кода, являющаяся также и группой выходов микропроцессора, соединена с группой информационных входов сумматора.