1. Счетчик с коэффициентом счета десять, содержащий пять D t-триггеров и два элемента 2И-ИЛИ, причем вход синхронизации устройства соединен с С-входами синхронизации каждого D t-триггера, прямой выход первого Dt -триггера соединен с первым входом первого элемента И первого элемента 2И-ИЛИ, выход которого соединен с информационным D-входом второго Dt-триггера, инверсный выход первого Dt-триггера соединен с первым входом первого элемента И второго элемента 2И-ИЛИ, выход которого соединен с информационным D-входом третьего Dt-триггера, прямой выход второго Dt-триггера соединен со вторым входом первого элемента И второго элемента 2И-ИЛИ, прямой выход четвертого Dt-триггера соединен с первыми входами вторых элементов И первого и второго элементов 2И-ИЛИ, отличающийся тем, что в него введены третий, четвертый и пятый элементы 2И-ИЛИ, причем информационный D-вход первого Dt-триггера соединен с выходом третьего элемента 2И-ИЛИ, информационный D-вход четвертого D t-триггера соединен с выходом четвертого элемента 2И-ИЛИ, информационный D-вход пятого Dt-триггера соединен с выходом пятого элемента 2И-ИЛИ, прямой выход первого Dt-триггера соединен с первым входом первого элемента И четвертого элемента 2И-ИЛИ, а его инверсный выход соединен с первым входом второго элемента И четвертого элемента 2И-ИЛИ, со вторым входом второго элемента И второго элемента 2И-ИЛИ и с первым входом первого элемента И пятого элемента 2И-ИЛИ, прямой выход второго Dt-триггера соединен с первым входом второго элемента И пятого элемента 2И-ИЛИ, а его инверсный выход соединен с третьим входом второго элемента И второго элемента 2И-ИЛИ, с первыми входами элементов И третьего элемента 2И-ИЛИ и со вторым входом первого элемента И четвертого элемента 2И-ИЛИ, прямой выход третьего Dt -триггера соединен со вторым входом второго элемента И третьего элемента 2И-ИЛИ и со вторым входом первого элемента И пятого элемента 2И-ИЛИ, а его инверсный выход соединен со вторыми входами элементов И первого элемента 2И-ИЛИ, со вторым входом второго элемента И четвертого элемента 2И-ИЛИ и со вторым входом второго элемента И пятого элемента 2И-ИЛИ, инверсный выход четвертого Dt-триггера соединен с третьим входом первого элемента И первого элемента 2И-ИЛИ, со вторым входом первого элемента И третьего элемента 2И-ИЛИ и с третьими входами элементов И пятого элемента 2И-ИЛИ, прямой выход пятого D t-триггера соединен с третьим входом первого элемента И третьего элемента 2И-ИЛИ и с третьим входом второго элемента И четвертого элемента 2И-ИЛИ, а его инверсный выход соединен с третьими входами второго элемента И первого элемента 2И-ИЛИ, первого элемента И второго элемента 2И-ИЛИ, второго элемента И третьего элемента 2И-ИЛИ и первого элемента И четвертого элемента 2И-ИЛИ.
