|
1. Устройство ввода-вывода дискретных данных, содержащее первое устройство управления, двунаправленный буфер данных, второе устройство управления, третье устройство управления, первый регистр ввода-вывода, отличающееся тем, что дополнительно содержит устройство задания базового адреса, счетчик, первый мультиплексор, цифровой сигнальный процессор, оперативное запоминающее устройство, второй мультиплексор, первый регистр, второй регистр, третий регистр, четвертый регистр, устройство управления разрешением прерываний, пятый регистр, при этом первый выход первого устройства управления соединен с входом сигнала направления двунаправленного буфера данных, второй выход первого устройства управления соединен с входом сигнала строба счетчика, третий выход первого устройства управления соединен с счетным входом счетчика, четвертый выход первого устройства управления соединен с входом сигнала разрешения выдачи пятого регистра, пятый выход первого устройства управления соединен с первым входом второго устройства управления, шестой выход первого устройства управления соединен с вторым входом второго устройства управления, седьмой выход первого устройства управления соединен с входом сигнала строба третьего регистра, выход устройства задания базового адреса соединен с первым входом первого устройства управления, второй вход первого устройства управления соединен с линией сигнала разрешения дешифрации адреса внешней интерфейсной магистрали, третий вход первого устройства управления соединен с линией сигнала записи портов ввода-вывода внешней интерфейсной магистрали, четвертый вход первого устройства управления соединен с линией сигнала чтения портов ввода-вывода внешней интерфейсной магистрали, пятый вход первого устройства управления соединен с линиями сигналов адреса внешней интерфейсной магистрали, входы данных счетчика, третьего регистра, первый вход второго мультиплексора, выход первого регистра, выход пятого регистра соединены с вторым входом-выходом двунаправленного буфера данных, выход счетчика соединен с первым входом первого мультиплексора, выход которого соединен с входом сигналов адреса оперативного запоминающего устройства, выход сигналов адреса цифрового сигнального процессора соединен с вторым входом первого мультиплексора и первым входом третьего устройства управления, вход-выход сигналов данных цифрового сигнального процессора соединен с вторым входом второго мультиплексора, выходом третьего регистра, выходом второго регистра, входами данных четвертого регистра, пятого регистра, первым входом-выходом первого регистра ввода-вывода, выход сигнала обращения к памяти цифрового сигнального процессора соединен с вторым входом третьего устройства управления, выход сигнала обращения к портам ввода-вывода цифрового сигнального процессора соединен с третьим входом третьего устройства управления, выход сигнала строба цифрового сигнального процессора соединен с четвертым входом третьего устройства управления, выход сигнала чтения/записи цифрового сигнального процессора соединен с пятым входом третьего устройства управления, выход второго мультиплексора соединен с входом данных оперативного запоминающего устройства, входом первого регистра и входом второго регистра, первый выход второго устройства управления соединен с входом сигнала строба первого регистра, второй выход второго устройства управления соединен с входом сигнала разрешения выдачи первого регистра, третий выход второго устройства управления соединен с входами сигнала управления первого и второго мультиплексоров, четвертый выход второго устройства управления соединен с входом сигнала разрешения выдачи первого мультиплексора, пятый выход второго устройства управления соединен с входом сигнала строба второго регистра, шестой выход второго устройства управления соединен с входом сигнала разрешения выдачи второго регистра, седьмой выход второго устройства управления соединен с входом сигнала выбора устройства оперативного запоминающего устройства, восьмой выход второго устройства управления соединен с входом сигнала записи оперативного запоминающего устройства, девятый выход второго устройства управления соединен с входом сигнала готовности цифрового сигнального процессора, первый выход третьего устройства управления соединен с третьим входом второго устройства управления, второй выход третьего устройства управления соединен с четвертым входом второго устройства управления, третий выход третьего устройства управления соединен с входом сигнала разрешения выдачи третьего регистра, четвертый выход третьего устройства управления соединен с входом сигнала строба пятого регистра, пятый выход третьего устройства управления соединен с входом устройства управления разрешением прерываний, управляющий вход которого соединен с соответствующим разрядом выхода третьего регистра, а выход соединен с линиями запроса прерываний внешней интерфейсной магистрали, шестой выход третьего устройства управления образует выход сигналов строба, шестой вход третьего устройства управления образует вход сигналов строба, седьмой выход третьего устройства управления соединен с входом сигнала запроса прерывания цифрового сигнального процессора, восьмой выход третьего устройства управления соединен с входом сигнала строба четвертого регистра, выход которого соединен с седьмым входом третьего устройства управления, девятый выход третьего устройства управления соединен с входом сигнала строба первого регистра ввода-вывода, десятый выход третьего устройства управления соединен с входом сигнала разрешения выдачи первого регистра ввода-вывода, второй вход-выход которого является первым входом-выходом цифрового интерфейса. 2. Устройство ввода-вывода дискретных данных по п.1, отличающееся тем, что дополнительно содержит один или несколько регистров ввода-вывода, при этом входы сигналов строба и входы сигналов разрешения выдачи регистров ввода-вывода соединены с соответствующими выходами третьего устройства, первые входы-выходы регистров ввода-вывода соединены с входом-выходом данных цифрового сигнального процессора, вторые входы-выходы регистров ввода-вывода являются соответствующими входами-выходами цифровых интерфейсов. 
|
