Устройство для формирования диаграмм изменения скорости исполнительного органа механизма, упруго соединенного с электродвигателем, с ограничением ее второй и четвертой производных

 

Устройство для формирования диаграмм изменения скорости исполнительного органа механизма, упруго соединенного с электродвигателем, с ограничением ее второй и четвертой производных, содержащее задатчик, выход которого соединен с первым входом пропорционального блока, выход пропорционального блока соединен с входом блока, ограничивающего значение своего входного сигнала, первый интегральный блок, выход которого соединен с входом второго интегрального блока, выход второго интегрального блока соединен со вторым входом пропорционального блока, отличающийся тем, что в устройство введены второй пропорциональный блок, первый вход которого соединен с выходом первого блока, ограничивающего значение своего входного сигнала, а выход которого соединен с входом второго блока, ограничивающего значение своего входного сигнала, выход второго блока, ограничивающего значение своего входного сигнала, соединен с входом третьего интегрального блока, выход которого соединен с входом четвертого интегрального блока, выход четвертого интегрального блока соединен со вторым входом второго пропорционального блока и с входом первого интегрального блока, третий пропорциональный блок, вход которого соединен с выходом третьего интегрального блока, а выход которого соединен с третьим входом второго пропорционального блока, второй задатчик, выходной сигнал которого пропорционален величине приращения аданного изменения скорости исполнительного органа механизма, выход которого соединен с входом блока, формирующего на выходе абсолютное значение своего входного сигнала, выход блока, формирующего на выходе абсолютное значение своего входного сигнала, соединен с входом четвертого пропорционального блока, выход которого соединен с входом первого блока, формирующего на выходе алгебраическую сумму значений своего входного и опорного сигналов, выход первого блока, формирующего на выходе алгебраическую сумму значений своего входного и опорного сигналов, соединен с входом блока, формирующего на выходе значение корня второй степени своего входного сигнала, выход блока, формирующего на выходе значение корня второй степени своего входного сигнала, соединен с входом второго блока, формирующего на выходе алгебраическую сумму значений своего входного и опорного сигналов, выход которого соединен с входом третьего блока, формирующего на выходе алгебраическую сумму значений своего входного и опорного сигналов, с входом пятого пропорционального блока, с входом шестого пропорционального блока, выход третьего блока, формирующего на выходе алгебраическую сумму значений своего входного и опорного сигналов, соединен с входом седьмого пропорционального блока, выход пятого пропорционального блока соединен с входом четвертого блока, формирующего на выходе алгебраическую сумму значений своего входного и опорного сигналов, и с входом пятого блока, формирующего на выходе алгебраическую сумму значений своего входного и опорного сигналов, выход четвертого блока, формирующего на выходе алгебраическую сумму значений своего входного и опорного сигналов, соединен с входом восьмого пропорционального блока, выход пятого блока, формирующего на выходе алгебраическую сумму значений своего входного и опорного сигналов, соединен с входом девятого пропорционального блока, выход шестого пропорционального блока соединен с входом шестого блока, формирующего на выходе алгебраическую сумму значений своего входного и опорного сигналов, выход шестого блока, формирующего на выходе алгебраическую сумму значений своего входного и опорного сигналов, соединен с входом десятого пропорционального блока, одиннадцатый пропорциональный блок, вход которого соединен с выходом второго задатчика, первый суммирующий блок, первый вход которого соединен с выходом одиннадцатого пропорционального блока, второй вход первого суммирующего блока соединен с выходом первого задатчика, третий вход первого суммирующего блока соединен с выходом второго интегрального блока, первый блок произведения, первый вход которого соединен с выходом второго задатчика, второй вход первого блока произведения соединен с выходом первого суммирующего блока, выход первого блока произведения соединен с входом блока, выходной сигнал которого при подаче на его вход положительного (отрицательного) сигнала равен единице (нулю), и с входом блока, выходной сигнал которого при подаче на его вход отрицательного (положительного) сигнала равен единице (нулю), второй блок произведения, первый вход которого соединен с выходом восьмого пропорционального блока, а второй вход которого соединен с выходом блока, выходной сигнал которого при подаче на его вход положительного (отрицательного) сигнала равен единице (нулю), третий блок произведения, первый вход которого соединен с выходом девятого пропорционального блока, а второй вход которого соединен с выходом блока, выходной сигнал которого при подаче на его вход отрицательного (положительного) сигнала равен единице (нулю), второй суммирующий блок, первый вход которого соединен с выходом второго блока произведения, а второй вход которого соединен с выходом третьего блока произведения, четвертый блок произведения, первый вход которого соединен с выходом седьмого пропорционального блока, а второй вход которого соединен с выходом первого интегрального блока, выход четвертого блока произведения соединен с третьим входом первого пропорционального блока, пятый блок произведения, первый вход которого соединен с выходом второго суммирующего блока, второй вход пятого блока произведения соединен с выходом четвертого интегрального блока, выход пятого блока произведения соединен с четвертым входом первого пропорционального блока, шестой блок произведения, первый вход которого соединен с выходом десятого пропорционального блока, а второй вход которого соединен с выходом третьего интегрального блока, выход шестого блока произведения соединен с пятым входом первого пропорционального блока.



 

Похожие патенты:
Наверх