|
Корреляционный измеритель скорости, содержащий вибратор-излучатель, два вибратора-приемника, два приемника с амплитудными детекторами, два усилителя-ограничителя, два регистра сдвига, три триггера, схему объединения, три схемы совпадения, делителя частоты с постоянным коэффициентом деления, управляемый делитель частоты, генератор тактовых импульсов, реверсивный счетчик, два формирователя, блок отсчета и генератор, выход которого соединен с вибратором-излучателем, два вибратора-приемника имеют выходы, которые подключены к первому и второму приемнику с амплитудными детекторами, соединенными своими выходами с первым и вторым усилителями-ограничителями, выход первого из которых соединен с информационным входом первого регистра сдвига, выход которого подключен к первым входам первого и второго триггеров, первому входу схемы объединения и информационному входу второго регистра сдвига, число разрядов которого много меньше числа разрядов первого регистра сдвига, причем выход второго регистра сдвига соединен с вторыми входами первого и второго триггеров и вторым входом схемы объединения, выход первого триггера подключен к первому входу первой схемы совпадения, второй вход которой соединен с первым входом второй схемы совпадения и через делитель с постоянным коэффициентом деления соединен с выходом генератора тактовых импульсов; третий вход первой схемы совпадения соединен с выходом второго усилителя-ограничителя и со вторым входом второй схемы совпадения, а выход первой схемы совпадения соединен с входом суммирования реверсивного счетчика, вход вычитания которого соединен с выходом второй схемы совпадения, третий вход которой соединен с выходом второго триггера; выход второго формирователя подключен к установочному входу реверсивного счетчика, информационные выходы реверсивного счетчика соединены с информационными входами управляемого делителя частоты, тактовый вход управляемого делителя частоты подключен к выходу генератора тактовых импульсов, а выход управляемого делителя частоты подключен к входу блока отсчета и к тактовым входам первого и второго регистров сдвига; выход схемы объединения подключен к первому входу третьей схемы совпадения, вход первого формирователя подключен к выходу второго усилителя-ограничителя, а выход подключен ко второму входу третьей схемы совпадения и к первому входу третьего триггера, второй вход которого соединен с выходом третьей схемы совпадения, причем выход третьего триггера подключен к четвертому входу первой схемы совпадения, отличающийся тем, что он дополнительно содержит схему отрицания, четвертую и пятую схемы совпадения, вторую и третью схемы объединения, при этом первые входы четвертой и пятой схем совпадения соединены соответственно со вторым входом первой и первым входом второй схем совпадения, соединенным через делитель с постоянным коэффициентом деления с выходом генератора тактовых импульсов, вторые входы четвертой и пятой схем совпадения подключены к выходу схемы отрицания, а вход схемы отрицания соединен с третьим и вторым входами соответственно первой и второй схем совпадения, соединенными с выходом второго усилителя - ограничителя; третий вход четвертой схемы совпадения подключен к выходу первого триггера, соединенному с первым входом первой схемы совпадения, третий вход пятой схемы совпадения подключен к выходу второго триггера, соединенному с третьим входом второй схемы совпадения; четвертый вход пятой схемы совпадения подключен к выходу третьего триггера и четвертому входу первой схемы совпадения; выходы первой и пятой схем совпадения подключены к входам второй схемы объединения, а ее выход соединен с входом суммирования реверсивного счетчика; выходы второй и четвертой схем совпадения подключены к входам третьей схемы объединения, а выход третьей схемы объединения соединен с входом вычитания реверсивного счетчика. 
|
