|
Устройство для решения задачи оценки качества ракетно-артиллерийского вооружения (РАВ), содержащее блок управления, генератор тактовых импульсов, четыре блока памяти, два делителя частоты, n+4 блоков задержки, счетчик, два блока сложения, блок коммутации, отличающееся тем, что, с целью повышения точности оценки качества вариантов проектируемых образцов РАВ за счет учета фактора неопределенности при определении значимости единичных показателей в процессе расчета обобщенного показателя (критерия), в него дополнительно введены 2m блоков памяти, m блоков сравнения (по минимуму), n+1 блоков сложения, один блок вычитания, один блок деления, m блоков умножения, один блок сравнения (по максимуму) и удалены генератор тактовых импульсов, два делителя частоты, n+4 блока задержки, счетчик, причем первый выход блока 1 управления соединен с управляющими входами блоков 3,…, m+2 памяти, второй выход блока 1 управления соединен с управляющими входами блоков m+3,…, 2m+2 сравнения (по минимуму), третий выход блока 1 управления соединен с управляющими входами блоков 2m+3,… 3m+2 памяти, четвертый выход блока 1 управления соединен с управляющими входами блоков 3,…, m+2 памяти, пятый выход блока 1 управления соединен с управляющими входами блоков m+3,..., 2m+2 сравнения (по минимуму), шестой выход блока 1 управления соединен с управляющими входами блоков 3m+3,…, 3m+n+2 сложения, седьмой выход блока 1 управления соединен с управляющим входом блока 3m+n+3 сложения, восьмой выход блока 1 управления соединен с управляющим входом блока 3m+n+4 сложения, девятый выход блока 1 управления соединен с управляющим входом блока 3m+n+5 коммутации, десятый выход блока 1 управления может подключаться контактами блока 3m+n+5 коммутации к управляющему входу блока 3m+n+6 памяти или к управляющему входу блока 3m+n+7 вычитания, одиннадцатый выход блока 1 управления соединен с управляющим входом блока 3m+n+8 деления, двенадцатый выход блока 1 управления соединен с управляющим входом блока 3m+n+9 памяти, тринадцатый выход блока 1 управления соединен с управляющим входом блока 3m+n+8 деления, четырнадцатый выход блока 1 управления соединен с управляющими входами блоков 3m+n+10,…, 4m+n+9 умножения, пятнадцатый выход блока 1 управления соединен с управляющим входом блока 4m+n+10 сложения, шестнадцатый выход блока 1 управления соединен с управляющим входом блока 4m+n+11 памяти, семнадцатый выход блока 1 управления соединен с управляющими входами блоков 3m+n+10,…, 4m+n+9 умножения, восемнадцатый выход блока 1 управления соединен с управляющим входом блока 4m+n+12 сравнения (по максимуму), выход первой ячейки блока 2 памяти соединен с входом блока 1 управления и первым информационным входом блока 3m+n+4 сложения, выход второй ячейки блока 2 памяти соединен с входом блока 1 управления, выходы ячеек блоков 3,…, m+2 памяти соединены с информационными входами соответствующих им блоков m+3,…, 2m+2 сравнения (по минимуму), выходы блоков m+3,…, 2m+2 сравнения (по минимуму) соединены с информационными входами ячеек соответствующих им блоков 2m+3,…, 3m+2 памяти, выходы ячеек блоков 2m+3,… 3m+2 памяти соединены с соответствующими информационными входами блоков 3m+3,…, 3m+n+2 сложения и со вторыми информационными входами соответствующих им блоков 3m+n+10,…, 4m+n+9 умножения, выходы блоков 3m+3,.... 3m+n+2 сложения соединены с информационным входом блока 3m+n+3 сложения и с первым информационным входом блока 3m+n+8 деления, выход блока 3m+n+3 сложения соединен со вторым информационным входом блока 3m+n+8 деления, выход блока 3m+n+4 сложения соединен с первым информационным входом блока 3m+n+7 вычитания, выход блока 3m+n+5 коммутации соединен с информационным входом блока 3m+n+6 памяти и со вторым информационным входом блока 3m+n+7 вычитания, выходы блоков 3m+n+6 памяти и 3m+n+7 вычитания соединены с блоком 1 управления, выход блока 3m+n+8 деления соединен с информационными входами ячеек блока 3m+n+9 памяти, выходы ячеек блока 3m+n+9 памяти соединены с первыми информационными входами соответствующих им блоков 3m+n+10,…, 4m+n+9 умножения, выходы блоков 3m+n+10,…, 4m+n+9 умножения соединены с информационным входом блока 4m+n+10 сложения, выход блока 4m+n+10 сложения соединен с информационными входами ячеек блока 4m+n+11 памяти, выходы ячеек блока 4m+n+11 памяти соединены с информационными входами блока 4m+n+12 сравнения (по максимуму), выход блока 4m+n+12 сравнения (по максимуму) является выходом устройства. 
|
