Кодирующее устройство помехоустойчивого кода, содержащее регистр сдвига, блок запоминающих устройств и блок сумматоров по модулю два, причем регистр сдвига состоит из совокупности последовательно соединенных групп элементов памяти, по m элементов памяти в каждой группе и выходы каждой предыдущей группы элементов памяти связаны с соответствующими входами каждой последующей группы элементов памяти, выход последней группы элементов памяти является выходом кодирующего устройства помехоустойчивого кода, выходы регистра сдвига соединены со входами блока запоминающих устройств, выходы блока запоминающих устройств связаны с входами блока сумматоров по модулю два, выход которого соединен с входом регистра сдвига, отличающееся тем, что блок запоминающих устройств состоит из совокупности запоминающих устройств и блок сумматоров по модулю два состоит из совокупности сумматоров по модулю два, входы каждого из запоминающих устройств блока запоминающих устройств соединены с выходами соответствующих групп элементов памяти регистра сдвига, первые выходы запоминающих устройств связаны со входами первого сумматора по модулю два, вторые выходы запоминающих устройств соединены со входами второго сумматора по модулю два, i-тые выходы запоминающих устройств соединены с входами i-го сумматора по модулю два, при этом входы регистра сдвига являются входами кодирующего устройства помехоустойчивого кода.
