|
Устройство для решения задачи оценки качества ракетно-артиллерийского вооружения (РАВ), содержащее блок управления, генератор тактовых импульсов, четыре блока памяти, два делителя частоты, n+4 блоков задержки, счетчик, два блока суммирования, блок коммутации, отличающееся тем, что, с целью расширения его функциональных возможностей по определению предпочтительных вариантов (качества вариантов) образца РАВ на этапах проектирования по совокупности количественных признаков с учетом изменения их "веса" в различных типовых боевых ситуациях и повышения достоверности ранжирования вариантов за счет использования итерационной процедуры расчетов, в него дополнительно введены 2n+3 блоков сравнения, 1 блок инверсии, n блоков коммутации, 2n + 2 блоков деления, n+1 блоков умножения, 2n+5 блоков памяти и удалены блок суммирования, генератор тактовых импульсов, два делителя частоты, n+4 блока задержки, счетчик, причем первый выход блока 1 управления соединен с управляющими входами блоков 5, ..., n+4 памяти, второй выход блока 1 управления соединен с управляющими входами блоков n+5, ..., 2n+4 коммутации, третий и последующий выходы (до выхода m+2) блока 1 управления соединены с управляющими входами блоков 2n+5, ..., 4n+4 сравнения, выход m+3 блока 1 управления соединен с управляющими входами блоков 4n+5, ..., 6n+4 деления, выход m+4 блока 1 управления соединен с управляющими входами блоков 6n+5, ..., 7n+4 умножения, выход m+5 блока 1 управления соединен с управляющими входами блоков 7n+5, ..., 8n+4 памяти, выход m+6 блока 1 управления соединен с управляющими входами блоков 4n+5, .., 6n+4 деления и 6n+5, ..., 7n+4 умножения, выход m+7 блока 1 управления соединен с управляющим входом блока 8n+9 умножения, выход m+8 блока 1 управления соединен с управляющим входом блока 8n+10 сложения, выход m+9 блока 1 управления соединен с управляющим входом блока 8n+9 умножения, выход m+10 блока 1 управления соединен с управляющим входом блока 8n+11 памяти, выход m+11 блока 1 управления соединен с управляющим входом блока 8n+10 сложения, выход m+12 блока 1 управления соединен с управляющим входом блока 8n+15 сравнения, выход m+13 блока 1 управления соединен с управляющим входом блока 8n+16 деления, выход m+14 блока 1 управления соединен с управляющим входом блока 8n+12 памяти, выход m+15 блока 1 управления соединен с управляющим входом блока 8n+16 деления, выход m+16 блока 1 управления соединен с управляющим входом блока 8n+15 сравнения, выход m+17 блока 1 управления соединен с управляющим входом блока 8n+9 умножения, выход m+18 блока 1 управления соединен с управляющим входом блока 8n+10 сложения, выход m+19 блока 1 управления соединен с управляющим входом блока 8n+9 умножения, выход m+20 блока 1 управления соединен с управляющим входом блока 8n+13 памяти, выход m+21 блока 1 управления соединен с управляющим входом блока 8n+10 сложения, выход m+22 блока 1 управления соединен с управляющим входом блока 8n+15 сравнения, выход m+23 блока 1 управления соединен с управляющим входом блока 8n+16 деления, выход m+24 блока 1 управления соединен с управляющим входом блока 8n+14 памяти, выход m+25 блока 1 управления соединен с управляющим входом блока 8n+16 деления, выход m+26 блока 1 управления соединен с управляющим входом блока 8n+15 сравнения, выход m+27 блока 1 управления соединен с управляющим входом блока 8n+17 деления, выход m+28 блока 1 управления соединен с управляющим входом блока 8n+18 сравнения, выход m+29 блока 1 управления соединен с управляющим входом блока 8n+17 деления, выход m+30 блока 1 управления соединен с управляющим входом блока 8n+7 коммутации, выход m+31 блока 1 управления соединен с управляющим входом блока 8n+19 сравнения, выход m+32 блока 1 управления соединен с управляющими входами блоков 8n+5 и 8n+6 памяти, выход m+33 блока 1 управления соединен с управляющими входами блоков 8n+5 и 8n+6 памяти, выход m+34 блока 1 управления соединен с управляющими входами блоков 8n+11, ..., 8n+14 памяти, выходы ячеек блока 2 памяти соединены со входом блоком 1 управления, выходы ячеек блока 3 памяти соединены с первыми информационными входами соответствующих блоков 6n+5, ..., 7n+4 умножения, выходы ячеек блока 4 памяти соединены с информационными входами соответствующих блоков n+5, ..., 2n+4 коммутации, выходы ячеек блоков 5, ..., n+4 памяти соединены с информационными входами соответствующих блоков 2n+5, ..., 4n+4 сравнения через блоки n+5, ..., 2n+4 коммутации и со вторыми информационными входами блоков 4n+5, ..., 6n+4 деления, выходы блоков 2n+5, ..., 3n+4 сравнения соединены с первыми информационными входами соответствующих блоков 4n+5, ..., 5n+4 деления, выходы блоков 3n+5, ...., 4n+4 сравнения соединены с первыми информационными входами соответствующих блоков 5n+5, .... 6n+4 деления, выходы блоков 4n+5, ..., 6n+4 деления соединены со вторыми информационными входами соответствующих блоков 6n+5, .... 7n+4 умножения, выходы блоков 6n+5, ..., 7n+4 умножения соединены с информационными входами ячеек соответствующих блоков 7n+5, ..., 8n+4 памяти, выходы ячеек блоков 8n+5 и 8n+6 памяти соединены с первым информационным входом блока 8n+9 умножения, выходы ячеек блока 8n+5 памяти соединены с информационными входами блока 8n+7 коммутации, выходы блока 8n+7 коммутации соединены с информационными входами блока 8n+8 инверсии и с первым информационным входом блока 8n+17 деления, выходы блока 8n+8 инверсии соединены с первым информационным входом блока 8n+17 деления, выходы ячеек блоков 7n+5, ..., 8n+4 памяти соединены со вторым информационным входом блока 8n+9 умножения, выход блока 8n+9 умножения соединен с информационным входом блока 8n+10 сложения, выход блока 8n+10 сложения соединен с информационными входами ячеек блоков 8n+11 и 8n+13 памяти, выходы ячеек блоков 8n+11 и 8n+13 памяти соединены с информационными входами блока 8n+15 сравнения и первым информационным входом блока 8n+16 деления, выход блока 8n+15 сравнения соединен со вторым информационным входом блока 8n+16 деления, выход блока 8n+16 деления соединен с информационными входами ячеек блоков 8n+12 и 8n+14 памяти, выходы ячеек блока 8n+12 памяти соединены с информационными входами соответствующих ячеек блока 8n+6 памяти, выходы ячеек блока 8n+14 памяти соединены с информационными входами соответствующих ячеек блока 8n+5 памяти и вторым информационным входом блока 8n+17 деления, выход блока 8n+17 деления соединен с информационными входами блока 8n+18 сравнения, выход блока 8n+18 сравнения соединен со вторым информационным входом блока 8n+19 сравнения, выходы блока 8n+19 сравнения соединены с блоком 1 управления, выходы ячеек блока 8n+14 памяти соединены с информационными выходами устройства. 
|
