Функционально-ориентированный процессор обработки продукционных знаний, состоящий из устройства управления, регистра команд, блока определения истинности предикатов, последовательно соединенного с блоком определения минимума и максимума и блоком формирования промежуточного решения, а также из блока сравнения с порогом, первый вход которого подключен к выходу блока определения минимума и максимума, а выход которого подключен к первому входу устройства управления, из счетчика правил, счетчика предикатов правил и сумматора, выходы счетчика правил и счетчика предикатов правил подключены к первому и второму входам сумматора соответственно, из последовательно соединенных коммутатора адреса памяти знаний и памяти знаний, второй вход коммутатора адреса памяти знаний подключен к выходу сумматора, выход памяти знаний подключен к шине данных памяти знаний, из блока сопряжения с системной шиной, вход которого подключен к шине сопряжения, первый выход блока сопряжения с системной шиной подключен ко второму входу устройства управления, третий выход блока сопряжения с системной шиной подключен к шине данных памяти знаний, четвертый выход блока сопряжения с системной шиной подключен к первому входу коммутатора адреса памяти знаний, а также из блока адресации данных, отличающийся тем, что дополнительно введены регистр порогового значения истинности, регистр числа правил, регистр числа предикатов в правилах, коммутатор адреса памяти данных, память данных, при этом выход устройства управления соединен с входом регистра команд, первый вход блока определения истинности предикатов подключен к шине данных памяти знаний, второй вход блока определения истинности предикатов, входы регистра порогового значения истинности, регистра числа правил, регистра числа предикатов в правилах, блока адресации данных и третий вход блока формирования промежуточного решения через шину данных памяти данных соединены с выходом памяти данных, выходом блока формирования промежуточного результата и вторым выходом блока сопряжения с системной шиной, второй вход блока формирования промежуточного решения соединен с шиной данных памяти знаний, выход регистра порогового значения истинности соединен со вторым входом блока сравнения с порогом, выход которого соединен с первым входом счетчика правил, выход регистра числа правил соединен со вторым входом счетчика правил, выход регистра числа предикатов в правилах соединен с входом счетчика предикатов правил, первый вход коммутатора адреса памяти данных соединен с четвертым выходом блока сопряжения с системной шиной, второй вход коммутатора адреса памяти данных соединен с выходом блока адресации данных, выход коммутатора адреса памяти данных соединен с входом памяти данных.
