Устройство для моделирования двумерных случайных величин, подчиняющихся распределению Дирихле, содержащее блок управления, датчик имитации бета-распределенной СВ, три блока сложения, блок вычитания, два блока сравнения, три блока памяти, отличающееся тем, что схема представлена соединением выхода блока управления с блоком сложения, информационного входа устройства с четвертым информационным входом датчика имитации бета-распределенных СВ, третьим информационным входом датчика имитации бета-распределенных СВ, выхода 2 блока управления с датчиком имитации бета-распределенных СВ, выхода 4 датчика имитации с первым информационным входом блока сравнения и информационным входом первого блока памяти, выхода 3 блока управления с информационным входом устройства и четвертым информационным входом датчика имитации СВ, третьего информационного входа датчика имитации с выходом блока управления, датчиком имитации бета-распределенных СВ, его выхода со вторым информационным входом блока сравнения, вторым информационным входом блока вычитания и информационным входом блока памяти, выхода 5 блока управления с первым блоком сравнения, информационного выхода первого блока памяти с первым информационным входом блока вычитания, выхода 6 блока управления с датчиком имитации бета-распределенных СВ, вторым информационным входом первого блока сравнения, вторым информационным входом блока вычитания, первым блоком памяти, выхода датчика имитации СВ со вторым информационным входом первого блока сравнения, вторым информационным входом блока вычитания, информационным входом второго блока памяти, выхода 7 блока управления с блоком вычитания, его выхода с информационным входом третьего блока памяти, выхода 8 блока управления со вторым и третьим блоками памяти, выходов второго и третьего блоков памяти с информационными входами второго блока сложения, выхода 9 блока управления со вторым блоком сложения, выхода 13 блока управления с четвертым и пятым входами датчика имитации бета-распределенных СВ и вторым блоком сравнения, выхода 14 блока управления со вторым и третьим блоками памяти, выхода второго блока сложения со вторым информационным входом второго блока сравнения, выход которого является выходом устройства.
