Кодирующее устройство


H03M7/30 - уплотнение (анализ-синтез речи для сокращения многословия или избыточности G10L 19/00; для передачи изображения H04N); расширение; подавление излишней информации, например сокращение избыточности

 

Полезная модель относится к электронной технике, а именно к вычислительной технике - системам передачи кодированной информации в виде двоичных сигналов. Техническим результатом полезной модели является простота реализации с одновременным уменьшением времени передачи текстовой информации, а также снижение трафика в сетях передачи данных с исключением n-го количества разрядов. Для решения поставленной задачи предлагается кодирующее устройство снижения трафика в сетях передачи информации содержащее входной регистр, анализатор разрядов, блок управления ключами, блок ключей, ПЗУ, блок мультиплексоров, выходной регистр, а также тактовый генератор, делитель частоты, счетчик и выходной регистр со следующими соединениями: выход входного регистра 1-n соединен с входами анализатора разрядов и с блоком управления ключами, выходы 1-n2 анализатора соединены с информационными входами блока ключей, а выходы 1-n2 - с управляющими входами этого блока, выходы которого 1-n2 соединены с входами ПЗУ, а выходы 1-2n ПЗУ соединены с информационными входами блока мультиплексора, выходы которого 1-n являются выходами маркера устройства; выходы 3-8 входного регистра соединены с выходным регистром, выходы которого являются выходами информационных разрядов устройства; выход тактового генератора через счетчик соединен с управляющими входами блока мультиплексоров, а через делитель частоты - с управляющими входами: через вых 1 входного регистра, через вых 2 с блоком управления ключами, а через вых 3 с выходным регистром. 1 илл.

Полезная модель относится к электронной технике, а именно к вычислительной технике - системам передачи кодированной информации в виде двоичных сигналов.

Данное устройство предназначено для представления символов в виде двоичных чисел и может быть использовано при передачи текстовых данных от одного компьютера на другой при сжатии кодовой последовательности.

Общей проблемой (задачей) передачи кодированной информации является повышение скорости передачи информации.

Известен патент РФ 2386210 «Способ сжатия данных», в котором способ сжатия данных осуществляется с помощью кодера. В первом блоке памяти и кодера хранятся предварительно записанные кодовые комбинации (КК1) с числом разрядов n, где n=2, 3, 4, представляющие собой полный набор возможных входных кодовых комбинаций (КК). Во втором блоке памяти кодера хранятся предварительно записанные кодовые комбинации КК2, однозначно соответствующие КК1, с числом разрядов, меньшим или таким же, как в КК1. Входной поток данных разделяют на КК с одинаковым числом разрядов n. КК последовательно вводят в кодер, идентифицируют путем сравнения с КК1, отображают соответствующий выходной кодовой комбинацией КК2. КК2 представляют собой последовательность групп с одинаковым числом разрядов п в каждой. Совокупное число кодовых комбинаций КК2-m n, где m=2, 3, 4, n=1, 2, 3 Число последовательных групп КК определяют как т11 "1, т11"2... Разрядность КК2 в группе выравнивают за счет добавления незначащего нуля перед кодовой комбинацией.

Недостатком устройства по этому патенту является схемная сложность, что затрудняет его применение.

Известен патент РФ 2168857, «Способ и устройство сжатия кодируемой последовательности из символов упорядоченного m-ичного алфавита в кодированную последовательность двоичных символов». Способ заключается в предварительном формировании аппроксимирующих кодируемых последовательностей (АКмП), их кодировании, определении и сравнении длины каждой аппроксимирующей кодированной последовательности (АКмП) с предварительно заданной предельно допустимой длиной, стирании АКмП, для которых длины соответствующих им АКмП превышают предельно допустимую длину, выборе из оставшихся АКмП наиболее близкой к кодируемой последовательности и принятии ее в качестве кодированной последовательности двоичных символов. Устройство для осуществления способа состоит из блока идентификации, блока вычисления статистических параметров, первого и второго блоков нормализации, первого, второго и третьего регистров нормализующего сдвига, первого и второго регистров правого сдвига, вычитателя, компаратора, первого, второго и третьего блоков коммутации, сумматора, первого и второго блоков памяти параметров кодирования, регистра кодового интервала, первого и второго регистров левого сдвига, регистра нижней границы кодирования, а также из вновь введенных блока памяти кодируемой последовательности, блока памяти АКмП, коммутатора, блока выбора, блока памяти АКмП, блока сравнения, блока памяти предельно допустимой длины. Технический эффект, достигаемый при их реализации, состоит в уменьшении времени передачи кодированной последовательности по каналу связи с одновременным уменьшением требуемого объема памяти устройств хранения кодированной последовательности - ПРОТОТИП.

Его недостатком является еще большая схемная сложность, что повышает его стоимость и снижает надежность, кроме того прототип не позволяет передавать-кодировать блочные массивы данных, что очень важно для повышения быстродействия.

Известен широко применяемый американский стандартный код ASCП для обмена информацией в виде двоичных чисел, предназначенный для представления текстовой передачи данных между компьютерами.

Данный код относится к группе первичных кодов, т.к. в нем каждая кодовая комбинация является разрешенной [2]. Кроме этого, данный код является равномерным, т.к. все кодовые комбинации имеют одинаковую длину [1]. Все кодовые комбинации этого кода являются 8-и битными. Основание кода, т.е. количество значений, которое может принимать каждый бит [1], равно двум.

Следует заметить, что данный код является безрегистровым. Регистр - это совокупность знаков алфавита, объединенных по какому-либо признаку [1]. Примером регистрового кода является код МТК-2, в котором организовано 3 регистра. Таким образом, знаки разных регистров кодируются одной кодовой комбинацией [1]. В коде ASCII каждая кодовая комбинация определяет какой- либо свой отдельный символ.

Техническим результатом полезной модели является простота реализации с одновременным уменьшением времени передачи текстовой информации, а также снижение трафика в сетях передачи данных с исключением n-го количества разрядов.

Для решения поставленной задачи предлагается:

Кодирующее устройство, содержащее входной регистр, анализатор разрядов, блок управления ключами, блок ключей, ПЗУ, блок мультиплексоров, выходной регистр, а также тактовый генератор, делитель частоты, счетчик и выходной регистр со следующими соединениями: выход входного регистра 1-n соединен с входами анализатора разрядов и с блоком управления ключами, выходы 1-n анализатора соединены с информационными входами блока ключей, а выходы 1-n2 блока управления ключами - с управляющими входами этого блока, выходы которого 1-n соединены с входами ПЗУ, а выходы 1-2n ПЗУ соединены с информационными входами блока мультиплексора, выходы которого 1-n являются выходами маркера устройства; выходы 3-8 входного регистра соединены с выходным регистром, выходы которого являются выходами информационных разрядов устройства; выход тактового генератора через счетчик соединен с управляющими входами блока мультиплексоров, а через делитель частоты - с управляющими входами: через вых. 1 входного регистра, через вых. 2 с блоком управления ключами, а через вых. 3 с выходным регистром.

На чертеже показана структурная электрическая часть устройства, на котором изображено; 1 - входной регистр, 2 - анализатор разрядов, 3 - блок управления

ключами, 4 - блок ключей, 5 - ПЗУ, 6 - блок мультиплексоров, 7 - счетчик, 8 - выходной регистр, 9 - делитель частоты, 10 - тактовый генератор, также 8-ми разрядный вход устройства, 1-n - выходы маркера устройства, n+1 - 8 - выходные информационные разряды.

Устройство имеет следующие соединения: выход входного регистра 11-n соединен с входами анализатора разрядов 2 и с блоком управления ключами 3, выходы 1-n2 анализатора 2 соединены с информационными входами блока ключей 3, а выходы 1-n2 - с управляющими входами этого блока, выходы которого 1-n2 соединены с входами ПЗУ 5, а выходы 1-2n ПЗУ 5 соединены с информационными входами блока мультиплексора 6, выходы которого 1-n являются выходами маркера устройства; выходы 3-8 входного регистра 1 соединены с выходным регистром 8, выходы которого являются выходами информационных разрядов устройства; выход тактового генератора 10 через счетчик 7 соединен с управляющими входами блока мультиплексоров 6, а через делитель частоты 9 - с управляющими входами: через вых 1 входного регистра 1, через вых 2 с блоком управления ключами 3, а через вых 3 с выходным регистром 8.

Устройство работает следующим образом: восьмиразрядные кодовые комбинации поступают на вход устройства в параллельном коде и записываются во входной регистр 1. Старшие разряды кодовой комбинации, количество которых определяется количеством исключаемых разрядов (n), поступают на вход анализатора разрядов 2 и одновременно на вход блока управления ключами 3.

Анализатор разрядов 2 представляет собой дешифратор, который формирует единичный сигнал на одном из своих выходов, в зависимости от того, какая кодовая комбинация на входе, причем количество его выходов определяется выражением n2. Сформированный сигнал с выхода анализатора 3 групп поступает на соответствующий ключ блока ключей 4, которыми управляет блок управления ключами 3. Его задача открывать ключи 4 только в те моменты времени, когда должен сформироваться маркер. В зависимости от поступившей на вход кодовой комбинации формируется единица на определенном выходе блока управления ключами 3. Эта единица поступает на соответствующий управляющий вход блока ключей 4 и открывает соответствующий ключ. Таким образом, единица с выхода анализатора разрядов 2 проходит через соответствующий ключ на вход ПЗУ 5.

Блок управления ключами 3 построен таким образом, что если следующая кодовая комбинация, записанная во входной регистр 1, имеет те же старшие разряды, что и предыдущая, то он единицу не выдает, и второй раз ключ не открывается. Таким образом, блок управления ключами 3 открывает ключи только при смене значений старших n разрядов во входной кодовой комбинации.

Сформированная единица на выходе блока ключей 4 поступает на постоянное запоминающее устройство (ПЗУ 5), в котором хранятся маркеры, разрядность которых определяется формулой 2n. В зависимости от того, на какой вход ПЗУ5 подается единица, на его выходе сформируется соответствующая кодовая комбинация, которая является маркером.

С выхода ПЗУ 5 маркер подается на блок мультиплексоров 6. Количество мультиплексоров соответствует числу n. Мультиплексоры обеспечивают преобразование каждый пары разрядов маркера из последовательного кода в параллельный, а так же укорачивают длительность каждого разряда в два раза. Таким образом, на каждом выходе блока мультиплексоров 6 формируется пара разрядов с общей длительностью равной длительности информационного разряда. Адресными входами каждого мультиплексора управляет одноразрядный счетчик 7, сигнал на выходе которого определяет, какой информационный вход каждого мультиплексора будет подключен к выходу. Уменьшение длительности разрядов маркера осуществляется за счет того, что подаваемые на счетчик 7 от тактового генератора 10, тактовые импульсы, в два раза короче, чем информационные разряды. Таким образом, счетчик 10 меняет свое состояние дважды за время длительности разрядов на входах мультиплексоров. Значит, разряды на выходе мультиплексоров будут в два раза короче. Таким образом, количество разрядов на выходе блока мультиплексоров 6, а по длительности, соответствует количеству исключаемых разрядов из исходной восьмиразрядной кодовой комбинации.

Пока формируется маркер, разряды с 3-8, с выхода входного регистра записываются в выходной регистр 8. После этого считываются на выход схемы.

Таким образом, на выходе устройства может сформироваться два вида кодовых комбинаций:

1. n-разрядная, которая состоит из n-разрядного маркера и 8-n информационных разрядов;

2. 8-n разрядная, которая формируется, когда старшие n разрядов кодовой комбинации аналогичны этим же разрядам предыдущей кодовой комбинации.

Для обеспечения синхронной работы всей схемы используется тактовый генератор 10, который выдает тактовую последовательность с частотой в два раза больше частоты следования информационных. Так как входной 1 и выходной 8 регистры, а так же блок управления ключами 3 работают с частотой следования информационных разрядов, то необходимо уменьшить частоту следования тактовых сигналов, подаваемых с тактового генератора 10. Для этого установлен делитель частоты 9 на два.

Декодирующая схема в данной заявке не рассматривается, т.к. ее описание не представляет интереса.

Кодирующее устройство, содержащее входной регистр, анализатор разрядов, блок управления ключами, блок ключей, ПЗУ, блок мультиплексоров, выходной регистр, а также тактовый генератор, делитель частоты, счетчик и выходной регистр со следующими соединениями: выход входного регистра 1-n соединен с входами анализатора разрядов и с блоком управления ключами, выходы 1-n2 анализатора соединены с информационными входами блока ключей, а выходы 1-n 2 блока управления ключами - с управляющими входами этого блока, выходы которого 1-n2 соединены с входами ПЗУ, а выходы 1-2n ПЗУ соединены с информационными входами блока мультиплексора, выходы которого 1-n являются выходами маркера устройства; выходы 3-8 входного регистра соединены с выходным регистром, выходы которого являются выходами информационных разрядов устройства; выход тактового генератора через счетчик соединен с управляющими входами блока мультиплексоров, а через делитель частоты - с управляющими входами: через вых. 1 входного регистра, через вых. 2 с блоком управления ключами, а через вых. 3 с выходным регистром.

РИСУНКИ



 

Похожие патенты:
Наверх