Устройство для разделения двух последовательностей импульсов

Авторы патента:


 

Полезная модель относится к электротехнике и цифровой схемотехнике и может быть использована для повышения надежности работы реверсивных счетчиков импульсов, импульсных частотно-фазовых дискриминаторов и других двухканальных тактируемых устройств, в которых совпадение во времени входных импульсов приводит к сбоям в работе устройств. Полезная модель позволяет повысить надежность работы устройства для разделения двух последовательностей импульсов за счет введения двух логических элементов НЕ и двух логических элементов И, позволяющих предотвратить ложные срабатывания выходных формирователей импульсов при совпадении передних фронтов входных импульсов устройства.

Полезная модель относится к области автоматики и вычислительной техники и может быть использовано в дискретных астатических электроприводах на входе логического элемента сравнения (импульсного частотно-фазового дискриминатора) для разделения импульсов задающего генератора, определяющих частоту вращения двигателя, и импульсов датчика обратной связи, расположенного на валу двигателя; в счетчиках для одновременного счета импульсов, поступающих от двух источников; в других устройствах, не допускающих поступления на их входы импульсов, сдвинутых по времени на величину меньше , где fmax максимальная допустимая частота обрабатывания логических элементов, входящих в состав данных устройств.

Известно устройство для разделения двух последовательностей импульсов (см. а.с. СССР 275109 от 01.01.1970), содержащее приемные триггеры, триггер-распределитель импульсов, элементы задержки, формирователи импульсов и логический элемент ИЛИ, причем выходы приемных триггеров соединены с входами триггера-распределителя импульсов, каждый их двух выходов которого через элемент задержки и формирователь импульсов соединен с входом логического элемента ИЛИ и с входом установки исходного состояния соответствующего приемного триггера.

К недостаткам этого устройства следует отнести наличие задержки импульсов в каждом выходном канале на время 3 (постоянная времени элемента задержки), за счет наличия в этих каналах элементов задержки.

Наиболее близким техническим решением к полезной модели является устройство для разделения двух последовательностей импульсов [Патент 120824 от 27.09.2012], содержащее приемные триггеры, триггер-распределитель импульсов, элементы задержки, формирователи импульсов и логический элемент ИЛИ, причем первый выход триггера-распределителя импульсов подключен ко входу первого формирователя импульсов и через первый элемент задержки ко входу установки первого приемного триггера, второй выход триггера-распределителя импульсов подключен ко входу второго формирователя импульсов и через второй элемент задержки ко входу установки второго приемного триггера, выходы формирователей импульсов являются выходами устройства.

Недостатками данного устройства является ненадежная работа при совпадении передних фронтов входных импульсов, которое является причиной появления нескольких коротких импульсов на выходе триггера-распределителя при его переходе из запрещенного режима (единица на входах RS-триггера, на основе которого реализован триггер-распределитель) в режим хранения информации (нули на входах RS-триггера).

Техническим результатом полезной модели является повышение надежности работы устройства для разделения двух последовательностей импульсов.

Указанный технический результат достигается тем, что в известное устройство для разделения двух последовательностей импульсов, содержащее приемные триггеры 1 и 2, триггер-распределитель 3, элементы задержки 4 и 5, формирователи импульсов 6 и 7, триггер-распределитель 3 содержит элементы ИЛИ 8, 9, выходы приемных триггеров 1 и 2 подключены ко входам триггера-распределителя 3. Первый выход триггера-распределителя 3 подключен ко входу первого формирователя импульсов 6 и через первый элемент задержки 4 ко входу установки первого приемного триггера 1. Второй выход триггера-распределителя 3 подключен ко входу второго формирователя импульсов 7 и через второй элемент задержки 5 ко входу установки второго приемного триггера 2. Тактовые входы первого приемного триггера 1 и второго приемного триггера 2 являются входами устройства. Выходы первого формирователя импульсов 6 и второго формирователя импульсов 7 являются выходами устройства, согласно заявляемому техническому решению, введены два элемента НЕ 10, 11 и два элемента И 12, 13, вход первого элемента НЕ 10 подключен к выходу второго элемента ИЛИ 9 и ко второму входу второго элемента И 13, вход второго элемента НЕ 11 подключен к выходу первого элемента ИЛИ 8 и первому входу первого элемента И 12, второй вход первого элемента И 12 подключен к выходу первого элемента НЕ 10, а выход подключен ко входу первого формирователя импульсов 6, первый вход второго элемента И 13 подключен к выходу второго элемента НЕ 11, а выход подключен ко входу второго формирователя импульсов 7.

Сущность технического решения пояснена чертежами, где на фиг. 1 приведена функциональная электрическая схема предлагаемого устройства, на фиг. 2 - временные диаграммы, поясняющие работу устройства.

Устройство для разделения двух последовательностей импульсов работает следующим образом:

Две последовательности импульсов поступает на тактовые входы приемных триггеров 1, 2, которые по переднему фронту импульсов устанавливаются в состояние логического нуля. В исходном состоянии выходные сигналы приемных триггеров 1, 2 соответствуют логической единице, и, триггер-распределитель 3 находится в запрещенном состоянии (на установочных R- и S-входах - логические единицы), следовательно, на первом Q и втором выходах триггера-распределителя 3 установятся сигналы логического нуля. При поступлении на тактовый вход приемного триггера 1 импульса происходит установка триггера 1 в состояние логического нуля, и на первом выходе Q триггера-распределителя 3 появляется сигнал логической единицы.

Сигнал логической единицы с первого выхода Q триггера-распределителя 3 через открытый первый цифровой ключ (схема И 12) поступает на вход формирователя импульсов 6, который осуществляет формирование выходного импульса длительностью 4, и на вход элемента задержки 4, который через время задержки 3 формирует импульс установки приемного триггера 1 в состояние логической единицы. При этом на первом выходе Q триггера-распределителя 3 появляется логический ноль.

Аналогично устройство работает при поступлении импульса на вход приемного триггера 2.

При совпадающих во времени входных импульсах триггер-распределитель 3 пропускает на выход первый из пришедших входных импульсов, а второй импульс проходит на выход триггера-распределителя 3 только после окончания действия первого импульса. При наложении во времени входных импульсов приемных триггеров 1, 2 оба триггера 1, 2 последовательно устанавливаются в состояние логического нуля. На выходах триггера-распределителя 3 появляются логический ноль и логическая единица в соответствии с первым из пришедших импульсов, а в случае их одновременного прихода установка триггера-распределителя 3 в ноль или единицу определяется действием его положительной обратной связи, так как триггер-распределитель 3 из запрещенного состояния сразу переходит в режим хранения информации, минуя режим установки. На время действия положительной обратной связи возможны кратковременные ситуации одновременного появления логической единицы на обоих выходах триггера-распределителя 3, которые могут вызвать ложные срабатывания устройства. Для исключения ложных срабатываний в каналах используются логические схемы НЕ 10, И 12 и НЕ 11, И 13. Их действие основано на том, что появление логической единицы на одном из выходов триггера-распределителя 3 через элемент НЕ и цифрой ключ (схема И) запрещает прохождение единицы со второго выхода триггера-распределителя 3. В результате в ситуации появления коротких импульсов логической единицы одновременно на обоих выходах триггера-распределителя 3, цифровые ключи закрываются и ложные сигналы не проходят на выходы устройства. По окончании переходного процесса триггер-распределитель 3 переходит в устойчивое состояние и на одном из его выходов устанавливается сигнал логической единицы, проходящий через цифровой ключ (схема И) и формирователь импульсов на выход устройства, а на другом - логического нуля.

Работа устройства поясняется временными диаграммами (фиг. 2).

На интервале t0, t1, на первый вход приемного триггера 1 поступает импульс, устанавливающий его в ноль. При этом на первом выходе триггера-распределителя 3 появляется логическая единица, которая через цифровой ключ (схема И 12) поступает на формирователь выходных импульсов 6 и через элемент задержки 4 осуществляет установку приемного триггера 1 в исходное состояние логической единицы.

На интервале t1, t2 импульс поступает на вход первого приемного триггера 1, а затем через время 0<<3 импульс поступает на вход второго приемного триггера 2.

Первый импульс устанавливает приемный триггер 1 в состояние логического нуля, и соответственно первый выход триггера-распределителя в состояние логической единицы. При этом на время 3 запрещается прохождение второго импульса с приемного триггера 2 на выход устройства.

На интервале t2, t3 два импульса поступают на входы приемных триггеров 1, 2 одновременно, устанавливая их в состояние логического нуля. Триггер-распределитель 3 переходит в режим хранения информации и после действия положительной обратной связи в триггере-распределителе 3 на одном из его выходов (в данном случае, первом) появляется на время 3 логическая единица. Далее процесс протекает аналогично процессу на интервале t1, t2 .

Логические элементы НЕ 10, И 12 и НЕ 11, И 13 запрещают одновременное прохождение двух сигналов логической единицы с выходов триггера-распределителя 3 во время переходного процесса в триггере распределителе 3 на выход устройства.

Таким образом, предлагаемое техническое решение позволяет повысить надежность работы устройства для разделения двух последовательностей импульсов за счет введения двух логических элементов НЕ и двух логических элементов И, позволяющих предотвратить ложные срабатывания выходных формирователей импульсов при совпадении передних фронтов входных импульсов устройства.

Устройство для разделения двух последовательностей импульсов, содержащее приемные триггеры, триггер-распределитель, элементы задержки, формирователи импульсов и триггер-распределитель, содержащий элементы ИЛИ, выходы приемных триггеров подключены ко входам триггера-распределителя, первый выход триггера-распределителя подключен ко входу первого формирователя импульсов и через первый элемент задержки ко входу установки первого приемного триггера, второй выход триггера-распределителя подключен ко входу второго формирователя импульсов и через второй элемент задержки ко входу установки второго приемного триггера, тактовые входы первого приемного триггера и второго приемного триггера являются входами устройства, а выходы первого формирователя импульсов и второго формирователя импульсов являются выходами устройства, отличающееся тем, что в него введены два элемента НЕ и два элемента И, вход первого элемента НЕ подключен к выходу второго элемента ИЛИ и ко второму входу второго элемента И, вход второго элемента НЕ подключен к выходу первого элемента ИЛИ и первому входу первого элемента И, второй вход первого элемента И подключен к выходу первого элемента НЕ, а выход подключен ко входу первого формирователя импульсов, первый вход второго элемента И подключен к выходу второго элемента НЕ, а выход подключен ко входу второго формирователя импульсов.



 

Похожие патенты:
Наверх