Последовательно-параллельный адаптер

Авторы патента:


 

Полезная модель относится к вычислительной технике и может быть использована в цифровых устройствах с высокой скоростью передачи данных по одной сигнальной линии (проводу) в канале связи. Техническим результатом, достигаемым при осуществлении заявляемой полезной модели, является увеличение скорости передачи данных по одной сигнальной линии. Устройство содержит передатчик, состоящий из последовательно соединенных n-разрядного буферного регистра, n-разрядного регистра сдвига и k-разрядного параллельного цифроаналогового преобразователя, подключенного своими входами к k младшим разрядам n-разрядного регистра сдвига передатчика, и приемник, состоящий из последовательно соединенных k-разрядного параллельного аналого-цифрового преобразователя, n-разрядного регистра сдвига и n-разрядного буферного регистра. Цифровые выходы k-разрядного аналого-цифрового преобразователя подключены к k старшим разрядам n-разрядного регистра сдвига приемника.

Полезная модель относится к вычислительной технике и может быть использована в цифровых устройствах с высокой скоростью передачи данных по одной сигнальной линии (проводу) в канале связи.

Известен универсальный асинхронный приемопередатчик - микросхема УАПП 8250/16450, реализующая последовательный канал ввода-вывода данных (Хаммел Р.Л. Последовательная передача данных. М.: Мир, 1996. С. 63-108, рис. 3.1. Блок-схема УАПП 8250/16450). Устройство содержит буферный регистр приемника, сдвигающий регистр приемника, регистр хранения передатчика, сдвигающий регистр передатчика. Выход буферного регистра приемника соединен со входом сдвигающего регистра приемника, выход регистра хранения передатчика соединен со входом сдвигающего регистра передатчика.

Недостатком устройства является низкая скорость передачи информации.

Известно устройство построения программируемого адаптера параллельного интерфейса (Балашов Е.П., Григорьев В.Л., Петров Г.А. Микро- и миниЭВМ. Л.: Энергоатомиздат, 1984. С. 147-155, рис. 4-16).

Устройство содержит буфер шины данных, устройство управления вводом выводом, параллельные порты ввода-вывода А, В, С. Входы портов A, B, C соединены с выходом устройства буфера шины данных.

Недостатком данного устройства является то, что при значительном расстоянии между адаптерами требуется сложная и дорогая многоразрядная шина данных.

Известен последовательный асинхронный приемопередатчик К1801 ВП-035, являющийся контроллером внешних устройств, работающих на линии связи с последовательной передачей информации в дуплексном режиме (Хвощ С.Т., Варлинский Н.Н., Попов Е.А. Микропроцессоры и микроЭВМ в системах автоматического управления. Справочник. Л.: Машиностроение, 1987. С. 316-319, рис. 9.11).

Устройство содержит сдвигающий регистр приемника, буферный регистр приемника, сдвигающий регистр передатчика, буферный регистр передатчика.

Недостатком устройства является низкая скорость передачи информации.

Наиболее близким по технической сущности к предлагаемой полезной модели является программируемый адаптер последовательного интерфейса (Балашов Е.П., Григорьев В.Л., Петров Г.А. Микро- и миниЭВМ. Л.: Энергоатомиздат, 1984, рис. 4-13).

Данное устройство содержит n-разрядный буферный регистр передатчика, n-разрядный регистр сдвига передатчика, n-разрядный регистр сдвига приемника, n-разрядный буферный регистр приемника. Выходы n-разрядного регистра передатчика соединены со входами n-разрядного регистра сдвига передатчика, выходы n-разрядного регистра сдвига приемника соединены со входами n-разрядного буферного регистра приемника. С помощью n-разрядного регистра сдвига передатчик преобразует параллельный код в последовательный и осуществляет побитную передачу n-разрядного числа по одной сигнальной линии. В приемнике n-разрядный регистр сдвига последовательно принимаемое двоичное число преобразует в параллельное n-разрядное число.

Недостатком данного устройства является низкая скорость передачи данных.

Основная задача, на решение которой направлена заявляемая полезная модель, состоит в реализации последовательно-параллельного принципа передачи данных по каналу связи с одной сигнальной линией.

Техническим результатом, достигаемым при осуществлении заявляемой полезной модели, является увеличение скорости передачи данных по одной сигнальной линии.

Указанный технический результат достигается тем, что последовательно-параллельный адаптер, включающий n-разрядный буферный регистр передатчика, n-разрядный регистр сдвига передатчика, n-разрядный регистр сдвига приемника и n-разрядный буферный регистр приемника, при этом цифровые выходы n-разрядного буферного регистра передатчика соединены с одноименными цифровыми входами n-разрядного регистра сдвига передатчика, цифровые выходы n-разрядного регистра сдвига приемника соединены с одноименными цифровыми входами n-разрядного буферного регистра приемника, содержит k-разрядный параллельный цифроаналоговый преобразователь, цифровые входы которого соединены с одноименными цифровыми выходами k-младших разрядов n-разрядного регистра сдвига передатчика и k-разрядный параллельный аналого-цифровой преобразователь, цифровые выходы которого соединены с соответствующими цифровыми входами k-старших разрядов n-разрядного регистра сдвига приемника.

Поставленный технический результат достигается за счет того, что при передачи данные с к младших разрядов n-разрядного регистра сдвига передатчика одновременно преобразуются k-разрядным параллельным цифроаналоговым преобразователем в квантованный по уровню сигнал, который может быть передан по одной сигнальной линии. При приеме квантованный по уровню сигнал преобразуется k-разрядным параллельным аналого-цифровым преобразователем одновременно в к старших разрядов n-разрядного регистра сдвига приемника. Сдвиг данных в сторону младших разрядов в n-разрядных регистрах сдвига передатчика и приемника осуществляется одновременно на к разрядов на каждом шаге передачи и приема. В результате в к раз увеличивается скорость передачи данных.

Проведенный заявителем анализ уровня техники установил, что у аналогов отсутствует совокупность признаков, тождественных признакам заявляемого устройства «Последовательно-параллельный адаптер». Следовательно, заявляемая полезная модель соответствует условию «новизна».

Результаты поиска известных технических решений в данной и смежных областях техники с целью выявления признаков, совпадающих с отличительными от прототипа признаками заявляемой полезной модели, показали, что они не следуют явным образом из уровня техники.

Сущность изобретения поясняется чертежом, представленном на фиг. 1, где приведена схема последовательно-параллельного адаптера.

Устройство состоит из n-разрядного буферного регистра передатчика 1; n-разрядного регистра сдвига передатчика 2, k-разрядного параллельного цифроаналогового преобразователя 3, n-разрядного буферного регистра приемника 4, n-разрядного регистра сдвига приемника 5, k-разрядного параллельного аналого-цифрового преобразователя 6. Цифровые выходы n-разрядного буферного регистра передатчика соединены с одноименными цифровыми входами n-разрядного регистра сдвига передатчика 2. Цифровые выходы к младших разрядов n-разрядного регистра сдвига передатчика 2 соединены с к одноименными цифровыми входами k-разрядного параллельного цифроаналогового преобразователя 3. Цифровые выходы k-разрядного параллельного аналого-цифрового преобразователя 6 соединены с цифровые входы dndn-k+1 n-разрядного регистра сдвига приемника 5, цифровые выходы которого соединены с одноименными цифровыми входами n-разрядного буферного регистра приемника 4.

В качестве параллельного аналого-цифрового преобразователя может быть использована, например, микросхема К1107ПВ3, а в качестве параллельного цифроаналогового преобразователя - микросхема К1118ПА3 [1].

Последовательно-параллельный адаптер работает следующим образом. При передаче данных N-разрядный двоичный код (d1, , dn), подлежащий передаче по каналу связи, записывается в параллельном виде в n-разрядный буферный регистр передатчика 1. Данный код с выходов n-разрядного буферного регистра передатчика 1 поступает в параллельном виде в n-разрядный регистр сдвига передатчика 2. К группе из к (k=2, 3, ) младших выходных разрядов n-разрядного регистра сдвига передатчика 2 подключается k-разрядный параллельный цифроаналоговый преобразователь 3, в котором k-разрядный двоичный код преобразуется в квантованный по уровню аналоговый сигнал, передаваемый с выхода d k-разрядного параллельного цифроаналогового преобразователя 3.

При приеме квантованный по уровню аналоговый сигнал поступает на вход d k-разрядного параллельного аналого-цифрового преобразователя 6, где преобразуется в k-разрядный двоичный код. Данный код далее поступает на соответствующие k старших разрядов (dndn-k+1) n-разрядного регистра сдвига приемника 5.

На следующем шаге в n-разрядном регистре сдвига передатчика 2 (при передаче) и n-разрядном регистре сдвига приемника 5 (при приеме) осуществляется сдвиг данных сразу на k разрядов в сторону младших разрядов. В результате данные с k следующих разрядов n-разрядного регистра сдвига передатчика 2 (на передающей стороне) передаются в соответствующие k разрядов n-разрядного регистра сдвига приемника 5 (на приемной стороне).

Далее процесс передачи данных повторяется до тех пор, пока данные со всех n разрядов n-разрядного буферного регистра передатчика 1 не будут переданы в n-разрядный регистр сдвига приемника 5. Затем данные с n-разрядного регистра сдвига приемника 5 в параллельном виде поступают в n-разрядный буферный регистр приемника 4, выходные разрядные линии d1, , dn которого образуют выходную шину.

В результате предложенный последовательно-параллельный адаптер позволяет увеличить скорость передачи данных в k раз.

Повышение скорости передачи данных в k раз достигается за счет одновременной передачи данных сразу с k разрядов входной шины данных передатчика на к разрядов выходной шины данных приемника.

Сопоставление параметров, характеризующих заявляемую полезную модель, и прототипа позволяют сделать вывод о том, что заявляемая полезная модель обеспечивает повышение скорости передачи цифровых данных по информационному каналу.

Приведенные сведения доказывают, что при осуществлении заявленной модели выполняются следующие условия:

- средство, воплощающее предлагаемое устройство при его осуществлении, предназначено для использования в вычислительной технике, а именно в цифровых устройствах с высокой скоростью передачи данных по одной сигнальной линии в канале связи;

- для заявленной полезной модели в том виде, как она охарактеризована в независимом пункте формулы полезной модели, подтверждена возможность ее осуществления с помощью описанных до даты подачи заявки средств;

- средство, воплощающее заявленную полезную модель при ее осуществлении, способно обеспечить получение указанного технического результата.

Следовательно, заявленная полезная модель соответствует условию «промышленная применимость».

Источник информации:

1. С.И. Зиатдинов, Т.А. Суетина, Н.В. Поваренкин. Схемотехника телекоммуникационных устройств. М: Издательский центр «Академия», 2013. 368 с.

Последовательно-параллельный адаптер, содержащий n-разрядный буферный регистр передатчика; n-разрядный регистр сдвига передатчика, n-разрядный буферный регистр приемника, n-разрядный регистр сдвига приемника, при этом цифровые выходы n-разрядного буферного регистра передатчика соединены с одноименными цифровыми входами n-разрядного регистра сдвига передатчика, а цифровые выходы n-разрядного регистра сдвига приемника соединены с одноименными цифровыми входами n-разрядного буферного регистра приемника, отличающийся тем, что устройство дополнительно содержит k-разрядный параллельный цифроаналоговый преобразователь, k-разрядный параллельный аналого-цифровой преобразователь; выходы k младших разрядов n-разрядного регистра сдвига передатчика соединены с k одноименными цифровыми входами k-разрядного параллельного цифроаналогового преобразователя, цифровые выходы k-разрядного параллельного аналого-цифрового преобразователя соединены с k старшими цифровыми входами n-разрядного регистра сдвига приемника.



 

Похожие патенты:
Наверх