Устройство подавления узкополосных помех

Устройство подавления узкополосных помех относится к области техники связи и может быть использовано для подавления узкополосных помех в системах передачи информации с кодированием и перемежением цифровых сигналов. Воздействие узкополосных помех значительного уровня приводит к появлению аддитивной гармонической составляющей после коррелятора, в результате деперемежения образующей сумму бимодальных распределений значений отсчетов, значительно отличающуюся от распределения шумовых составляющих. В следствие этого декодирование сигналов становится затруднительным. В предлагаемом устройстве перед декорреляцией производится компенсация помеховых составляющих в отсчетах сигнала. Для этого используются сигналы, построенные на автокорреляционных функциях принятых отсчетов. Обработка принятых сигналов в блоках предлагаемого устройства позволяет подавлять узкополосные помехи, воздействующие на систему связи, тем самым повышать помехоустойчивость и надежность передачи кодированных цифровых сигналов.

Устройство подавления узкополосных помех относится к области техники связи и может быть использовано для подавления узкополосных помех в системах передачи информации с кодированием и перемежением цифровых сигналов.

Известны различные устройства подавления узкополосных помех системам передачи информации, описанные, например, в кн.: Ю.И. Лосев, Адаптивная компенсация помех в каналах связи. - М.: Радио и связь, 188. - 208 с. или по а.с. СССР 1628206 «Линия связи», авторы Левин Е.К., Полушин П.А., Самойлов А.Г., оп. БИ 6, 1991. Устройства содержат блоки корреляционной компенсации, включающие в себя вычитатели, переменожители, регулируемые усилители, фазовращатели, интеграторы. Для того чтобы происходила компенсация помех, кроме основного канала должен быть дополнительный канал, содержащий помеху, которую необходимо скомпенсировать, т.е. вычесть из основного сигнала.

Недостатками упомянутых устройств является необходимость организации дополнительного канала, содержащего только помеху, что во многих случаях невозможно или затруднительно, кроме того, корреляционные компенсаторы оперируют с аналоговыми сигналами и не предназначены для обработки кодированных цифровых сигналов с перемежением и не используют их особенности. В связи с этим внешняя узкополосная помеха не подавляется, и соответствующие системы передачи цифровых сигналов имеют недостаточную помехоустойчивость.

Наиболее близким по технической сущности к предлагаемой полезной модели является устройство, описанное в кн.: Б. Скляр Цифровая связь. - Изд. дом «Вильяме», 2003. - 1104 с. Устройство предназначено для приема закодированных цифровых сигналов, символы которых перед передачей по каналу связи подвергались перемежению (перемешиванию) с целью предотвращения группирования ошибок. Как известно, сверточные коды достаточно эффективно исправляют ошибочные символы, если ошибки следуют случайным образом. Если же они группируются по времени, то эффективность кодирования резко падает. Для борьбы с этим при передаче ранее подряд идущие символы разносят на достаточно большое расстояние (перемешивают) и предыдущий порядок их следования нарушается. На приемной стороне производится обратная операция (деперемежение) и исходный порядок следования символов восстанавливается, а сгруппировавшиеся ошибки разносятся по моментам появления.

Соответствующие устройства содержат корреляторы, где принятый сигнал перемножается на колебание опорного генератора, синхронизированного с несущей частотой сигнала, и результат перемножения интегрируется на интервале времени каждого символа, формируя последовательность принятых отсчетов. Далее величина отсчетов в аналого-цифровых преобразователях преобразуется в цифровую форму. После этого символы подвергаются деперемежению и декодируются с помощью сверточного декодера, причем в настоящее время в декодерах используется алгоритм Витерби, успешно реализующий «мягкий» алгоритм декодирования.

Наряду с исключением значительной части ошибок, возникших из-за воздействия внутреннего аддитивного теплового шума, декодер способен исправлять и ошибки, обусловленные внешними узкополосными помехами, при малом уровне этих помех. Однако при возрастании их уровня декодирование становится в принципе невозможным и ошибки исправляться перестают.

Действительно, пусть по системе связи передается сигнал с модуляцией BPSK вида:

S_i(t)=U_Сcos(_Сt+_i)=U_Сicos(_Сt)

где i - номер текущего символа, его фаза _i, может принимать значения 0° или 180°; внешняя узкополосная помеха описывается выражением Z(t)=U _Пcos(_Пt+); _С и _П - частоты сигнала и помехи; - начальная фаза помехи. В приемнике осуществляется корреляционный прием с помощью опорного колебания S₀(t)=U₀ cos_Сt, синфазного с несущей информационного сигнала. После интегрирования на интервале времени длительности символа T_С i-тое значение полезной составляющей равно y _i=x_iU₀T_С/2, где x _i принимает величину +1 или -1 в зависимости от передаваемой информации. Интегрирование результата корреляционной обработки помехового сигнала на этом же интервале определит уровень помеховой составляющей в суммарном сигнале:

где =_П-₀; =T_С. Здесь при интегрировании опущены составляющие с суммарной частотой _П+₀, поскольку их уровень по сравнению с уровнем составляющих разностной частоты пренебрежимо мал.

Необходимо отметить, что ширина полосы тракта усиления приемника практически определяется полосой спектра передаваемого сигнала (т.е. величиной T_С), поэтому помехи с частотой _С отличающейся от _П на 2/T_С, рассматривать не имеет смысла, т.к. они не пройдут тракт усиления приемника.

Таким образом, присутствие помехи выражается в том, что после коррелятора к значениям отсчетов передаваемого сигнала добавляются компоненты, огибающая которых представляет собой гармоническую функцию. Для удобства дальнейшего рассмотрения будем считать, что коэффициенты передачи соответствующих цепей таковы, что модуль отсчетов информационной составляющей равен единице. В этом случае амплитуда r огибающей помеховой компоненты будет равна:

.

В случае, если применяется деперемежение, последовательность помеховых компонент отсчетов также изменяется и перестает быть гармонической. Поскольку в общем случае величина T_С некратна 2, то значения помеховых компонент в соседних отсчетах приобретают псевдослучайный характер с функцией W₁(u) плотности распределением вида: .

В этой ситуации свойства декодирования кардинальным образом изменяются и зависят от значения величины r. На фиг. 3 и 4 приведены графики условной вероятности p(y _i/x_i) для случаев, соответственно, r<1 (фиг. 3) и r>1 (фиг. 4). В ситуации на фиг. 3 функции распределения при передаче двух вариантов значений символов не перекрываются. Любое значение y_i позволяет однозначно отнести соответствующий переданный символ либо к значению +1, либо к значению -1. Декодирование при этом происходит безошибочно, разница в помехоустойчивости между «мягким» и «жестким» алгоритмами отсутствует.

Однако, в связи с тем, что при большом уровне помехи (фиг. 4) оба распределения начинают перекрываться, алгоритм Витерби в «классическом» виде становится неприменим. Поскольку этот алгоритм предполагает работу в условиях шума, имеющего гауссово распределение, симметричное относительно нулевого значения аргумента, и монотонно убывающее при удалении от него, то мерой величины значений соответствующих условных вероятностей служит приближенность величины аргумента к нулю. А плотность распределения узкополосной помехи имеет хотя и симметричную форму, но является бимодальным, с провалом при нулевом значении аргумента. В связи с этим в области, где распределения, соответствующие передаче разных символов, перекрываются (область A на фиг. 4), действует обратное правило. Если величина y_i>0, то в этой ситуации вероятнее, что передавалось значение символа, равное -1, а не +1, также при y_i<0 вероятнее передача значения +1. А если значение принятого отсчета не попадает в область A, то декодирование можно также осуществить безошибочно.

При этом, вычисление метрик различных путей по решетке, как суммы расстояний (независимо, по правилу Хемминга или по правилу Эвклида) между принятым отсчетом и вариантом перехода, как реализуется в алгоритме Витерби, дает заведомо неправильный вывод о преимуществе того или иного пути. Это означает, что декодер выберет последовательность символов, заранее содержащую ошибки, а их исправление становится невозможным. Если при этом также воздействует тепловой шум, то формы графиков «расплываются», однако их бимодальный характер остается. При этом для восстановления работы декодера необходимо исключить составляющие помехи, или значительно их ослабить, чтобы вернуться к ситуации, изображенной на фиг. 3.

Таким образом, при работе известного устройства в условиях воздействия узкополосных помех значительно уровня помехоустойчивость и надежность передачи сигналов существенно снижается.

Задачей данной полезной модели является повышение помехоустойчивости и надежности передачи кодированных цифровых сигналов в системах связи с перемежением.

Поставленная задача решается тем, что в устройство подавления узкополосных помех, содержащее первый коррелятор, первый аналого-цифровой преобразователь, фазовращатель опорный генератор, деперемежитель, декодер, первый и второй корреляционные компенсаторы, содержащие первый вычитатель и первый перемножитель, введены второй коррелятор, второй аналого-цифровой преобразователь, первый, второй и третий блоки памяти, первый и второй измерители коэффициента корреляции, первый ключ, блок управления и блок обнаружения помехи, в оба корреляционных компенсатора введены второй ключ, второй вычитатель, накопитель, четвертый и пятый блоки памяти и третий измеритель коэффициента корреляции, во все измерители коэффициента корреляции введены N перемножителей и масштабирующий сумматор, в блок обнаружения помехи введены второй и третий перемножители, первый и второй элементы задержки, первый и второй усреднители, первый и второй квадраторы, первый сумматор и пороговое устройство, при этом вход устройства подключен ко входам первого и второго корреляторов, второго и третьего перемножителей и входу первого элемента задержки, выход опорного генератора подключен к другому входу первого коррелятора и через фазовращатель - к другому входу второго коррелятора, выход второго коррелятора через второй аналого-цифровой преобразователь соединен со входом второго блока памяти, а выход первого коррелятора через первый аналого-цифровой преобразователь соединен со входами первого блока памяти и первого ключа, параллельные выходы первого и второго блоков памяти подключены к первым группам входов, соответственно, первого и второго измерителей коэффициента корреляции, выход первого ключа соединен со входом третьего блока памяти, а его параллельные выходы - со вторыми группами входов первого и второго измерителей коэффициента корреляции, последовательный выход первого блока памяти подключен к основному входу первого корреляционного компенсатора, а выходы первого и второго измерителей коэффициента корреляции - к компенсационным входам, соответственно, первого и второго корреляционных компенсаторов, выход первого корреляционного компенсатора соединен с основным входом второго корреляционного компенсатора, а его выход через последовательно соединенные деперемежитель и декодер - с выходом устройства, в каждом корреляционном компенсаторе основной вход соединен со входами первого и второго вычитателей, управляющий вход - со входом второго ключа, а компенсационный вход - со входами пятого блока памяти и первого перемножителя, выход второго ключа соединен с другим входом первого вычитателя, выход первого вычитателя - с входом корреляционного компенсатора, выход второго вычитателя - со входом четвертого блока памяти, а выход первого перемножителя - с другими входами второго ключа и второго вычитателя, параллельные выходы четвертого и пятого блоков памяти подключены, соответственно, к первой и второй группам входов третьего измерителя коэффициента корреляции, а его выход через накопитель - к другому входу первого перемножителя, в каждом измерителе коэффициента корреляции первая группа его входов соединена со входами N перемножителей, а вторая группа его входов - с другими входами N перемножителей, выходы всех перемножителей соединены со входами масштабирующего сумматора, а его выход - с выходом измерителя коэффициента корреляции, в блоке обнаружения помехи выход первого элемента задержки соединен с другим входом второго перемножителя и через второй элемент задержки - с другим входом третьего перемножителя, выходы второго перемножителя через последовательно соединенные первый усреднитель и первый квадратор, а третьего перемножителя через последовательно соединенные второй усреднитель и второй квадратор подключены ко входам первого сумматора, а его выход через пороговое устройство - ко входу блоку управления, один выход блока управления соединен с другим входом первого ключа, а другой выход блока управления - с управляющими входами первого и второго корреляционных компенсаторов.

На чертежах представлены: на фиг. 1 - структурная схема устройства подавления узкополосных помех; на фиг. 2 - структурная схема измерителей коэффициента корреляции; на фиг. 3 - графики условной вероятности p(y_i/x_i) для случая узкополосной помехи небольшого уровня; на фиг. 4 - графики условной вероятности p(y_×i/x_i) для случая узкополосной помехи значительного уровня; на фиг. 5 - последовательность передаваемых информационных символов (верхний график) и последовательность отсчетов суммарного сигнала на выходе коррелятора.

На фиг. 1 обозначены: первый 1 и второй 2 корреляторы; первый 3 и второй 4 аналого-цифровые преобразователи; первый 5, второй 6, третий 7, четвертый 8 и пятый 9 блоки памяти; первый 10 и второй 11 ключи; блок управления 12; первый 13, второй 14 и третий 15 измерители коэффициента корреляции; фазовращатель 16; опорный генератор 17; накопитель 18; первый 19, второй 20 и третий 21 перемножители; первый 22 и второй 23 вычитатели; первый сумматор 24; первый 25 и второй 26 усреднители; первый 27 и второй 28 квадраторы; первый 29 и второй 30 элементы задержки; деперемежитель 31; декодер 32; первый 33 и второй 34 корреляционные компенсаторы; блок обнаружения помехи 35; пороговое устройство 36.

На фиг. 2 обозначены: измеритель коэффициента корреляции 37; перемножители 38, 39 и 40; масштабирующий сумматор 41.

Блоки устройства работают следующим образом. На вход устройства подается принятый сигнал S(t), содержащий составляющую внешней узкополосной помехи. Он поступает на первый 1 и второй 2 корреляторы. В них он перемножается с опорным сигналом и интегрируется на интервале времени одного символа. В качестве опорного сигнала на первый коррелятор подается выходной сигнал с опорного генератора 17, который синхронизирован по частоте и фазе с частотой несущего колебания входного сигнала S(t). В качестве опорного сигнала второго коррелятора 2 используется выходной сигнал опорного генератора, прошедший через фазовращатель 16, сдвигающий фазу сигнала на 90°. На выходе корреляторов образуются аналоговые отсчеты входного сигнала, следующие через интервал времени, равный T _С. После этого выходные сигналы первого и второго корреляторов проходят через, соответственно, первый 3 и второй 4 аналого-цифровые преобразователи, где преобразуются в цифровую форму.

Оцифрованные отсчеты поступают на первый 5 и второй 6 блоки памяти и через первый ключ 10 на третий блок памяти 7. Каждый из этих блоков памяти содержит N последовательно включенных ячеек, в каждой из которых записано значение одного из отсчетов. Когда на вход первой ячейки поступает очередной отсчет, то он записывается в нее, а все ранее записанные отсчеты сдвигаются в соседние следующие ячейки, т.е. отсчет, который был записан в первой ячейке, записывается во вторую, отсчет, который был записан во второй ячейке, записывается в третью, и т.д. Таким образом, по мере подачи значений отсчетов с выходов первого и второго аналого-цифровых преобразователей вся поступившая ранее последовательность отсчетов смещается вдоль блоков памяти от их начала в конец.

Если следующий отсчет не поступил, то запомненная последовательность отсчетов хранится в блоках памяти без изменений. Таким образом, когда принимается входной сигнал, в первом 5 и втором 6 блоках памяти происходит непрерывный потактовый сдвиг содержимого ячеек. А в третьем блоке памяти сдвиг происходит, только пока открыт первый ключ 10. Если он закрыт, то не пропускает новых отсчетов, и в третьем блоке памяти хранятся без перемещения те отсчеты, которые были в него занесены до его закрытия. Открытием и закрытием первого ключа 10 управляет сигнал с одного из выходов блока управления 12.

Параллельные выходы каждого блока памяти 5, 6 и 7 берутся с выходов ячеек, входящих в эти блоки. Параллельные выходы первого 5 и второго 6 блоков памяти подключаются к первой группе параллельных входов, соответственно, первого 13 и второго 14 измерителей коэффициента корреляции. Параллельные выходы третьего блока памяти подключаются ко второй группе параллельных входов обеих измерителей коэффициентов корреляции 13 и 14.

Все измерители коэффициентов корреляции 13, 14 и 15 (см. 37 на фиг. 2) содержат N однотипных перемножителей 38, 39 и 40. Первые входы всех перемножителей образуют первую группу параллельных входов каждого измерителя коэффициента корреляции. Вторые входы всех перемножителей образуют вторую группу параллельных входов каждого измерителя коэффициента корреляции. Сигналы с выходов всех перемножителей поступают на масштабирующий сумматор 41, где складываются и подаются на выход измерителя коэффициента корреляции с коэффициентом, равным 1/N.

Выходные сигналы первого 13 и второго 14 измерителей коэффициента корреляции поступают на вспомогательные входы, соответственно, первого 33 и второго 34 корреляционных компенсаторов.

Сигнал с последней ячейки первого блока памяти 5 подается на сигнальный вход первого корреляционного компенсатора 33, а сигнал с выхода этого корреляционного компенсатора подается на сигнальный ход второго корреляционного компенсатора 34. Сигнал с выхода второго корреляционного компенсатора 34 поступает на вход деперемежителя 31, где восстанавливается исходный порядок следования символов, который был в передатчике до перемежения. После этого выходной сигнал деперемежителя поступает на вход декодера, где декодируется передаваемая последовательность информационных символов u _i и подается на выход устройства.

Блоки каждого из корреляционных компенсаторов 33 и 34 работают следующим образом. Сигнал с сигнального входа компенсатора поступает на входы первого 22 и второго 23 вычитателей. Оба вычитателя идентичны. В первом вычитателе 22 образуется разность входного сигнала корреляционного компенсатора с выходным сигналом второго ключа 11. Если второй ключ 11 открыт, то через него проходит выходной сигнал первого перемножителя 19. Открытием и закрытием второго ключа управляет сигнал с блока управления. Он открывается через M тактов после прихода помехи и закрывается после ее исчезновения. Величина M определяется скоростью переходных процессов в корреляционных компенсаторах и известна заранее. Выходной сигнал первого вычитателя подается на сигнальный вход второго корреляционного компенсатора 34, а выходной сигнал соответствующего вычитателя во втором корреляционном компенсаторе подается на вход деперемежителя 31.

Выходной сигнал второго вычитателя 23 подается на последовательный вход четвертого блока памяти 8. Сигнал со вспомогательного входа компенсатора подается на последовательный вход пятого блока памяти 9. Оба блока памяти 8 и 9 содержат по N ячеек и работают так же, как блоки памяти 5, 6 и 7.

Сигналы с параллельных выходов четвертого блока памяти 8 подаются на первую группу параллельных входов третьего измерителя коэффициента корреляции 15. Сигналы с параллельных выходов пятого блока памяти 9 подаются на вторую группу параллельных входов третьего измерителя коэффициента корреляции 15. Выходной сигнал третьего измерителя коэффициента корреляции поступает через накопитель 18 на другой вход первого 19 перемножителя. На другой вход первого перемножителя перемножаются.

В накопителе 18 суммируются сигналы с выхода третьего измерителя коэффициента корреляции 15, фактически он выполняет роль интегратора. Если с выхода измерителя на накопитель поступает положительное значение измеренного коэффициента корреляции, то на выходе накопителя сигнал начинает возрастать. Если текущее значение измеренного коэффициента корреляции - отрицательное, то выходной сигнал накопителя начинает уменьшаться. Если на вход накопителя поступает нулевой сигнал, то напряжение на его выходе изменяться перестает.

Блок обнаружения помехи 35 работает следующим образом. Входной сигнал устройства S(t) поступает на входы второго 20 и третьего 21 перемножителей и на вход первого элемента задержки 29. В элементе задержки происходит задержка передачи входного сигнала на длительность T_С символа. С выхода этого элемента задержки напряжение поступает на вход второго элемента задержки 30 и другой вход второго перемножителя 20. Оба элемента задержки идентичны, во втором элементе 30 происходит задержка передачи входного сигнала на выход также на время T_С длительности одного символа. Выходной сигнал второго элемента задержки поступает на другой вход четвертого перемножителя.

Выходные сигналы второго и третьего перемножителей усредняются в, соответственно, первом 25 и втором 26 усреднителях, далее в первом 27 и втором 28 квадраторах определяются квадраты от этих сигналов, которые затем складываются в первом сумматоре 24. Выходной сигнал первого сумматора 24 поступает в пороговое устройство 36. Здесь его уровень сравнивается с пороговым уровнем, который был в нем установлен заранее до начала работы устройства и остается постоянным в течение всего времени работы. Выходной сигнал порогового устройства подается на блок управления 12, на основе его блок управления вырабатывает сигналы, управляющие открытием и закрытием ключей 10 и 11. Первый ключ 10 открывается при обнаружении помехи, второй 11 ключ открываются через M отсчетов после обнаружения помехи.

Принцип работы устройства заключается в следующем. Как следует из формулы (1), огибающая помеховых составляющих на выходе первого коррелятора 1 имеет гармонический характер. Поскольку соседние символы информационной составляющей x_i взаимно независимы, то после этого коррелятора последовательность отсчетов суммы информационного сигнала и помехи x_i+z_i будет иметь вид, представленный на фиг. 5.

Во втором корреляторе 2 в качестве опорного колебания используется сигнал вида S ₀(t)=U₀sin_Сt. Проделывая преобразования, аналогичные (1), получаем, что помеховые составляющие на его выходе описываются кьтпажением:

,

т.е. они также имеют гармоническую огибающую, но она сдвинута по фазе на 90°.

Оцифрованные сигналы после аналого-цифровых преобразователей поступают на блоки памяти 5 и 6. Когда появляется помеха, то первый ключ 10 открывается и оцифрованная последовательность поступает также соответствующий на блок памяти 7.

Далее будем рассматривать ситуацию, когда блок обнаружения помехи 35 принимает решение, что на устройство воздействует синусоидальная помеха. Начиная с этого момента в блок памяти 7 записываются уровни подряд идущих N отсчетов. После этого запись в третий блок памяти 7 прекращается и там хранятся N записанных отсчетов. Запись и последовательный сдвиг в блоках 5 и 6 продолжаются непрерывно, независимо от присутствия помехи.

В первом 13 и втором 14 измерителях коэффициента корреляции вычисляется величина, близкая к текущему коэффициенту корреляции между выборками отсчетов длиной находящихся в соответствующих блоках памяти. Для этого (см. фиг. 2) в перемножителях 38, 39, 40 значения отсчетов, находящихся в текущий момент в ячейках с одинаковыми номерами, перемножаются, и все результаты перемножения: складываются в масштабирующем сумматоре 41 с общим одинаковым весовым коэффициентом, равным 1/N.

Поскольку отсчеты, записанные в третьем блоке памяти, не меняются, а отсчеты, записанные в первом и втором блоках памяти, непрерывно сдвигаются вдоль блоков, то измеренные величины коэффициентов корреляции также непрерывно изменяются. Рассмотрим первый измеритель коэффициента корреляции 13. Если запись в третий блок памяти 7 началась с отсчета номера i, то выходной сигнал номера j масштабирующего сумматора этого измерителя после начального отсчета будет иметь вид:

Так как при достаточно большом N сумма косинусов суммарного аргумента будет достаточно мала, также малы будут и суммы произведений информационных сигналов и суммы произведений шумов из-за независимости значений сомножителей в этих произведениях. Таким образом, после первого измерителя коэффициента корреляции остается только составляющая помехи, достаточно очищенная от компонент информационного сигнала и шумов. Степень очистки определяется величиной N, чем она выше, тем остаточные значения этих компонент меньше.

Эта очищенная составляющая появляется через N+1 отсчет после отсчета i. (В течение N отсчетов синхронно заполняются ячейки первого 5 и третьего 7 блоков питания и в измеренном коэффициенте взаимной корреляции компоненты информационного сигнала и помех значительные. Но уже в следующий такт номера N+i остается практически только помеховая составляющая).

Рассмотрим выходной сигнал второго измерителя коэффициента корреляции 14. Сигнал на его выходе определится выражением:

Таким образом, на выходах двух измерителей коэффициента корреляции через N+1 тактов начнут формироваться две ортогональные составляющие помехи. Обе они необходимы для дальнейшей компенсации помеховой компоненты в сумме информационного сигнала и помехи, т.к. значение начальной фазы _П помехи может быть произвольным. Эти ортогональные составляющие служат компенсирующими сигналами, их амплитуда равна z₀=0,5r².

Амплитуды ортогональных составляющих помеховой компоненты в суммарном (с информационным) сигнале равны, соответственно, «косинусная»: z _C=rcos_П, «синусная»: z_S=rsin_П. Для компенсации этих помеховых компонент необходимо из отсчетов, содержащих сумму полезного сигнала и помехи, вычесть помеху, предварительно отрегулировав величины ортогональных компенсирующих сигналов сигнала так, чтобы они приближалась к уровню помехи.

Вычитание производится последовательно в первом 33 и втором 34 корреляционных компенсаторах. В первом компенсаторе вычитается «косинусная» составляющая помехи. Во втором корреляционном компенсаторе вычитается «синусная» составляющая помехи. Принцип работы обоих компенсаторов аналогичен.

Рассмотрим первый корреляционный компенсатор 33. Во втором вычитателе 23 образуется разность отсчетов основного сигнала и определенной доли компенсационного сигнала. Эта доля компенсационного сигнала A_С регулируется в первом перемножителе 19, амплитуда сигнала после него равна A_С z₀. Полученная разность отсчетов основного сигнала, содержащего и сигнальные и помеховые составляющие, последовательно заносятся в четвертый блок памяти 8, построенный и функционирующий аналогично блокам памяти 5, 6 и 7. Одновременно и синхронно в пятый блок памяти 9 заносятся отсчеты «косинусной» составляющей помехи.

Амплитуда «косинусной» составляющей помехи в разностном сигнале равна z_C-A _Сz₀. В третьем измерителе коэффициента корреляции 15 происходит измерение корреляции между разностным сигналом и компенсирующим сигналом. Она пропорциональна с учетом знака доле помеховой составляющей в суммарных отсчетах «сигнал + помеха». И поскольку в разностном сигнале по отношению к компенсирующему сигналу все остальные составляющие независимы, то фактически производится измерение коэффициента корреляции, пропорционального величине .

Если r_С>0, то измеренный коэффициент корреляции будет положительным, и выходной сигнал накопителя 18 станет возрастать, одновременно будет возрастать и величина A_С. При этом в основном сигнале общая величина «косинусной» составляющей помехи станет снижаться. Это снижение остановится только когда в основном сигнале «косинусная» составляющая исчезнет полностью. При этом измеренный коэффициент корреляции r_С близок к нулю и выходной сигнал накопителя не изменяется. Он остается именно такого уровня, чтобы компенсирующим сигналом полностью скомпенсировать помеховую составляющую в основном сигнале.

Если величина измеренного коэффициента корреляции r_С<0, тогда A_С будет уменьшаться, пока измеренный коэффициент r_С также не станет равным нулю. При этом процесс настройки остановится, и выходной сигнал накопителя изменяться не будет. В обеих ситуациях это означает, что z_C=z₀ и помеха на выходе первого перемножителя 19 скомпенсирована.

Переходный процесс определения нужного уровня компенсирующего сигнала и компенсации помехи до удовлетворительной малой величины определяется параметрами соответствующих блоков в этой цепочке обратной связи. Он может быть определен заранее и составляет M тактов. После его завершения в разностном сигнале второго вычитателя 23 «косинусная» составляющая помехи будет, отсутствовать (или достигнет пренебрежимо малого уровня, не мешающего декодированию).

Таким образом, после завершения настройки через M тактов после появления помехи блок управления 12 подает управляющий сигнал на управляющий вход обоих корреляционных компенсаторов и открывает второй ключ 11. При этом отрегулированный по уровню компенсирующий сигнал подается на другой вход первого вычитателя 22. Коэффициент передачи второго ключа 11 равен единице, а первый 22 и второй 23 вычитатели идентичны, в результате в первом вычитателе сигнал, содержащий и полезную и помеховые компоненты, очищается от «косинусной» составляющей помехи (также, как и на выходе второго вычитателя).

Необходимо использовать два одинаковых параллельно включенных вычитателя (22 и 23), чтобы на основной сигнал не влияли переходные процессы настройки корреляционных компенсаторов, а для компенсации подавать уже заранее «приготовленный» отрегулированный компенсирующий сигнал.

Во втором корреляционном компенсаторе 34 происходят аналогичные процессы, и удаляется «синусная» составляющая помехи. Процессы настройки обоих компенсаторов производятся одновременно и параллельно, так как в обоих компенсаторах измерители коэффициента корреляции «чувствуют» только свою помеховую составляющую, «косинусную» или «синусную». После прекращения воздействия помехи блок управления 12 закрывает вторые ключи 11 в обоих компенсаторах, так как в блоках памяти 1 и 2 в ячейки перестанут поступать помеховые составляющие и компенсирующие сигналы в первом 13 и втором 14 измерителях коэффициента корреляции станут формироваться неточно.

Принцип работы блока обнаружения помехи 35 заключается в следующем. Коэффициент корреляции отсчетов соседних информационных символов близок к нулю, как и шумовой составляющей, т.к. они взаимно независимы. А помеховые составляющие в отсчетах соседних символов взаимозависимы, поэтому коэффициент корреляции между ними не равен нулю никогда за исключением случая, когда разность между частотой помехи и несущей частотой сигнала равна в точности 1/T_С. В этом случае коэффициент корреляции между символами, идущими «через один», неравен нулю. Блок обнаружения помехи измеряет эти коэффициенты корреляции, и если их общая оценка превышает заранее выставленный порога, принимается решение, что в принятом сигнале появилась помеха и необходимо осуществлять обработку с использованием блоков устройства. Также, если коэффициент корреляции становится меньше такого порога, то принимается решение, что воздействие помехи закончилось.

Для этого в первом 29 и втором 30 элементах задержки отсчеты задерживаются по времени в каждом на величину длительности символа T_С . Далее значение каждого из задержанных символов перемножается со значением текущего символа в первом 20 и втором 21 перемножителях, и результаты перемножения усредняются на интервале времени, равном T_С в первом 25 и втором 26 усреднителях. Поскольку коэффициент корреляции может быть отрицательным, то оба результата усреднения возводятся в квадрат в первом 27 и втором 28 квадраторах, далее оба эти сигнала складываются в первом сумматоре 24.

Выходной сигнал первого сумматора подается на пороговое устройство 36, где сравнивается с величиной заранее введенного порога. Когда выходной сигнал первого сумматора превышает порог, то соединенный с пороговым устройством блок управления принимает решение, что в сигнале появилась помеха заметного уровня. После этого он открывает первый ключ 10 и начинается процесс заполнения ячеек третьего блока памяти значениями отсчетов. После N тактов, когда все ячейки третьего блока памяти заполнены, блок управления своим сигналом закрывает первый ключ 10, и новые отсчеты перестают записываться, а хранится вся совокупность из N уже записанных отсчетов.

Через M отсчетов после принятия решения о присутствии помехи, когда все переходные процессы формирования компенсирующих сигналов и регулировки величины их амплитуд закончились, другим своим сигналом блок управления открывает второй ключ 11 в обоих корреляционных компенсаторах и из отсчетов принимаемых сигналов помеховые составляющие устраняются. После этого в деперемежителе 31 и декодере 32 восстанавливается переданная последовательность символов u_i.

Таким образом, обработка принятых сигналов в блоках предлагаемого устройства позволяет подавлять узкополосные помехи, воздействующие на систему связи, тем самым повышать помехоустойчивость и надежность передачи кодированных цифровых сигналов.

Устройство подавления узкополосных помех, содержащее первый коррелятор, первый аналого-цифровой преобразователь, фазовращатель, опорный генератор, деперемежитель, декодер, первый и второй корреляционные компенсаторы, содержащие первый вычитатель и первый перемножитель, отличающееся тем, что в него введены второй коррелятор, второй аналого-цифровой преобразователь, первый, второй и третий блоки памяти, первый и второй измерители коэффициента корреляции, первый ключ, блок управления и блок обнаружения помехи, в оба корреляционных компенсатора введены второй ключ, второй вычитатель, накопитель, четвертый и пятый блоки памяти и третий измеритель коэффициента корреляции, во все измерители коэффициента корреляции введены N перемножителей и масштабирующий сумматор, в блок обнаружения помехи введены второй и третий перемножители, первый и второй элементы задержки, первый и второй усреднители, первый и второй квадраторы, первый сумматор и пороговое устройство, при этом вход устройства подключен ко входам первого и второго корреляторов, второго и третьего перемножителей и входу первого элемента задержки, выход опорного генератора подключен к другому входу первого коррелятора и через фазовращатель - к другому входу второго коррелятора, выход второго коррелятора через второй аналого-цифровой преобразователь соединен со входом второго блока памяти, а выход первого коррелятора через первый аналого-цифровой преобразователь соединен со входами первого блока памяти и первого ключа, параллельные выходы первого и второго блоков памяти подключены к первым группам входов, соответственно, первого и второго измерителей коэффициента корреляции, выход первого ключа соединен со входом третьего блока памяти, а его параллельные выходы - со вторыми группами входов первого и второго измерителей коэффициента корреляции, последовательный выход первого блока памяти подключен к основному входу первого корреляционного компенсатора, а выходы первого и второго измерителей коэффициента корреляции - к компенсационным входам, соответственно, первого и второго корреляционных компенсаторов, выход первого корреляционного компенсатора соединен с основным входом второго корреляционного компенсатора, а его выход через последовательно соединенные деперемежитель и декодер - с выходом устройства, в каждом корреляционном компенсаторе основной вход соединен со входами первого и второго вычитателей, управляющий вход - со входом второго ключа, а компенсационный вход - со входами пятого блока памяти и первого перемножителя, выход второго ключа соединен с другим входом первого вычитателя, выход первого вычитателя - с входом корреляционного компенсатора, выход второго вычитателя - со входом четвертого блока памяти, а выход первого перемножителя - с другими входами второго ключа и второго вычитателя, параллельные выходы четвертого и пятого блоков памяти подключены, соответственно, к первой и второй группам входов третьего измерителя коэффициента корреляции, а его выход через накопитель - к

другому входу первого перемножителя, в каждом измерителе коэффициента корреляции первая группа его входов соединена со входами N перемножителей, а вторая группа его входов - с другими входами N перемножителей, выходы всех перемножителей соединены со входами масштабирующего сумматора, а его выход - с выходом измерителя коэффициента корреляции, в блоке обнаружения помехи выход первого элемента задержки соединен с другим входом второго перемножителя и через второй элемент задержки - с другим входом третьего перемножителя, выходы второго перемножителя через последовательно соединенные первый усреднитель и первый квадратор, а третьего перемножителя через последовательно соединенные второй усреднитель и второй квадратор подключены ко входам первого сумматора, а его выход через пороговое устройство - ко входу блоку управления, один выход блока управления соединен с другим входом первого ключа, а другой выход блока управления - с управляющими входами первого и второго корреляционных компенсаторов.