Вычислительный модуль

Полезная модель относится к области вычислительной техники, в частности, к вычислительным устройствам с перестраиваемой архитектурой, использующим программируемые логические интегральные схемы (ПЛИС), и может быть использована в реконфигурируемых вычислительных блоках многопроцессорных вычислительных систем, предназначенных для решения трудоемких задач и обработки больших информационных массивов и потоков, с использованием распараллеливания и конвейеризации вычислительных процессов. Задача, на решение которой направлена предлагаемая полезная модель, заключается в увеличении скорости обмена информацией вычислительных ПЛИС через внешние порты. Техническим результатом предлагаемой полезной модели является организация индивидуальных высокоскоростных последовательных каналов между вычислительными и интерфейсной ПЛИС, а также расширение функциональных возможностей вычислительного модуля за счет возможности в фоновом режиме отрабатывать команды чтения из вычислительных ПЛИС с буферизацией результатов в интерфейсной ПЛИС Технический результат достигается за счет того, что в вычислительный модуль, содержащий два внешних порта для обмена информацией, коммутатор PCI-Express, интерфейсную и N вычислительных ПЛИС, каждая из которых содержит высокоскоростной последовательный интерфейс PCI-Express, причем порты коммутатора PCI-Express соединены с внешними портами блока и с интерфейсами PCI-Express интерфейсной ПЛИС и N вычислительными ПЛИС, кольцевой высокоскоростной последовательный канал обмена информацией между интерфейсной ПЛИС и вычислительными ПЛИС организован на базе двух дополнительных независимых высокоскоростных последовательных портов обмена информацией, введенных у интерфейсной ПЛИС и каждой из N вычислительных ПЛИС, дополнительно введены индивидуальные высокоскоростные последовательные каналы между N вычислительными и интерфейсной ПЛИС. 1 ил.

Полезная модель относится к области вычислительной техники, в частности, к вычислительным устройствам с перестраиваемой архитектурой, использующим программируемые логические интегральные схемы (ПЛИС), и может быть использована в реконфигурируемых вычислительных блоках многопроцессорных вычислительных систем, предназначенных для решения трудоемких задач и обработки больших информационных массивов и потоков, с использованием распараллеливания и конвейеризации вычислительных процессов.

Известно вычислительное устройство (http://www.dinigroup.com/new/DNV6F6PCIe.php), содержащее внешний порт устройства для обмена информацией, интерфейсную ПЛИС и N вычислительных ПЛИС, каждая из которых содержит высокоскоростной последовательный интерфейс PCI-Express и по два независимых высокоскоростных последовательных канала обмена информацией.

Недостатком данного устройства является ограничение числа вычислительных ПЛИС взаимодействующих с интерфейсной ПЛИС при обеспечении высокой скорости обмена информацией и отсутствие возможности взаимодействия между собой вычислительных ПЛИС, расположенных не в непосредственной близости друг от друга.

Причинами, препятствующими достижению технического результата, является ограниченное число доступных контактов как у интерфейсной ПЛИС, так и у вычислительных ПЛИС, обеспечивающих высокоскоростное взаимодействие между ПЛИС.

Известен реконфигурируемый вычислительный блок (Современные технологии автоматизации, 3, 2013, с. 70-72, рис. 3, http://www.cta.ru/) содержащий плату носитель с двумя внешними портами для обмена информацией и установленными на ней коммутатором PCI-Express, системной ПЛИС, четырьмя модулями ХМС с двумя вычислительными ПЛИС, каждая из которых содержит высокоскоростной последовательный интерфейс PCI-Express, причем порты коммутатора PCI-Express соединены с внешними портами блока и с интерфейсами PCI-Express ПЛИС.

Недостатком данного вычислительного блока является недостаточно высокая скорость обмена информацией вычислительных ПЛИС по внешним портам.

Причинами, препятствующими достижению технического результата, является большой уровень накладных расходов на арбитраж и последовательный характер обслуживания вычислительных ПЛИС через внешние порты.

Наиболее близким устройством того же назначения, к заявленной полезной модели, по совокупности признаков является, принятый за прототип вычислительный модуль (RU 137137 U1, МПК G06F 15/16, заявлено 07.10.2013, опубликовано 21.01.2014, БИ 3), содержащий два внешних порта блока для обмена информацией, коммутатор PCI-Express, интерфейсную и N вычислительных ПЛИС, каждая из которых содержит высокоскоростной последовательный интерфейс PCI-Express, причем порты коммутатора PCI-Express соединены с внешними портами блока и с интерфейсами PCI-Express интерфейсной ПЛИС и N вычислительных ПЛИС, кольцевой высокоскоростной последовательный канал обмена информацией между интерфейсной ПЛИС и N вычислительными ПЛИС, организованный на базе двух дополнительных независимых высокоскоростных последовательных портов обмена информацией, введенных у интерфейсной ПЛИС и каждой из N вычислительных ПЛИС.

Недостатком данного модуля является большая задержка обработки команд чтения по кольцевому высокоскоростному последовательному каналу при увеличении N, в силу последовательного характера соединения вычислительных ПЛИС в кольцо, и недостаточно высокая скорость обмена информацией вычислительных ПЛИС по внешним портам.

Причинами, препятствующими достижению технического результата, является последовательный характер передачи данных по высокоскоростному последовательному каналу обмена информацией между интерфейсной и вычислительными ПЛИС.

Задача, на решение которой направлена предлагаемая полезная модель, заключается в увеличении скорости обмена информацией между интерфейсной и вычислительными ПЛИС.

Техническим результатом предлагаемой полезной модели является организация индивидуальных высокоскоростных последовательных каналов между вычислительными и интерфейсной ПЛИС, а также расширение функциональных возможностей вычислительного модуля за счет возможности в фоновом режиме отрабатывать команды чтения из вычислительных ПЛИС с буферизацией результатов в интерфейсной ПЛИС.

Для решения данной задачи в вычислительный модуль, содержащий два внешних порта для обмена информацией, коммутатор PCI-Express, интерфейсную и N вычислительных ПЛИС, каждая из которых содержит высокоскоростной последовательный интерфейс PCI-Express, причем порты коммутатора PCI-Express соединены с внешними портами модуля и с интерфейсами PCI-Express интерфейсной ПЛИС и N вычислительными ПЛИС, кольцевой высокоскоростной последовательный канал обмена информацией между интерфейсной ПЛИС и N вычислительными ПЛИС, организованный на базе двух дополнительных независимых высокоскоростных последовательных портов обмена информацией, введенных у интерфейсной ПЛИС и каждой из N вычислительных ПЛИС, дополнительно введены индивидуальные высокоскоростные последовательные каналы обмена между N вычислительными и интерфейсной ПЛИС.

На фиг. 1 приведена функциональная схема вычислительного модуля.

На фиг. 1 приняты следующие обозначения:

1 - коммутатор PCI-Express;

2 - интерфейсная ПЛИС;

3₁, 3₂, , 3_N - вычислительные ПЛИС;

4 - высокоскоростной входной порт последовательного интерфейса PCI-Express;

5 - высокоскоростной последовательный интерфейс PCI-Express между коммутатором PCI-Express 1 и интерфейсной ПЛИС 2;

6₁, 6₂, , 6_N - группа из N высокоскоростных последовательных интерфейсов PCI-Express между коммутатором PCI-Express 1 и вычислительными ПЛИС 3₁, 3₂, , 3_N;

7 - кольцевой высокоскоростной последовательный канал обмена информацией между интерфейсной ПЛИС 2 и вычислительными ПЛИС3₁, 3₂, , 3_N;

8 - высокоскоростной выходной порт последовательного интерфейса PCI-Express;

9₁, 9₂, , 9_N - группа из N высокоскоростных индивидуальных последовательных каналов обмена информацией между интерфейсной ПЛИС 2 и вычислительными ПЛИС 3₁, 3₂, , 3_N.

Коммутатор PCI-Express 1 предназначен для организации обмена информацией с интерфейсной ПЛИС 2 и вычислительными ПЛИС 3₁, 3₂, , 3_N по входному порту 4, подключения дополнительного оборудования по выходному порту 8 и организации взаимодействия вычислительных ПЛИС 3₁, 3₂, , 3_N между собой по интерфейсам PCI-Express 6₁, 6₂, , 6_N. Коммутатор PCI-Express 1 содержит N+3 высокоскоростных порта, которые соединены с входным портом 4, с интерфейсной ПЛИС 2 по интерфейсу PCI-Express 5, с N вычислительными ПЛИС 3₁, 3₂, , 3_N по N интерфейсам PCI-Express 6₁ , 6₂, , 6_N и выходным портом 8.

Вычислительные ПЛИС 3₁, 3₂, , 3_N предназначены для аппаратной реализации трудоемких алгоритмов вычислительных задач и осуществляют высокопроизводительную обработку поступающих входных данных.

Интерфейсная ПЛИС 2 предназначена для организации обмена информацией вычислительных ПЛИС 3₁, 3₂, , 3_N по кольцевому высокоскоростному последовательному каналу 7, по N индивидуальным высокоскоростным последовательным каналам 3₁, 3₂, , 3_N и входному порту 4 посредством ресурсов высокоскоростного последовательного интерфейса PCI-Express 5.

В общем случае как кольцевой высокоскоростной последовательный канал 7 обмена информацией, так и N индивидуальных высокоскоростных последовательных каналов 9₁, 9₂, , 9_N обмена между вычислительными ПЛИС 3 ₁, 3₂, , 3_N и интерфейсной ПЛИС 2, введены как двунаправленными. Для упрощения системы взаимодействия данные каналы обмена могут быть организованы как однонаправленные, причем направление распространения должно быть выбрано от интерфейсной ПЛИС 2 к вычислительным ПЛИС 3₁, 3₂, , 3_N по кольцевому каналу 7, а по индивидуальным каналам 9₁, 9₂, , 9_N направление распространения от вычислительных ПЛИС 3₁, 3₂, , 3_N к интерфейсной ПЛИС 2.

Вычислительный модуль работает следующим образом.

По высокоскоростному входному последовательному интерфейсу PCI-Express 4 осуществляется инициализация портов коммутатора PCI-Express 1, высокоскоростного последовательного интерфейса PCI-Express 5 интерфейсной ПЛИС 2, конфигурирование вычислительных ПЛИС 3₁, 3 ₂, , 3_N рабочими проектами и инициализация их высокоскоростных последовательных интерфейсов PCI-Express. Далее в зависимости от алгоритмов выполняемых задач, осуществляется высокоскоростной обмен информацией по входному порту 4 и портом PCI-Express 5 интерфейсной ПЛИС 2 и портами 6₁, 6₂, , 6_N вычислительных ПЛИС 3₁, 3 ₂, , 3_N, а также с использованием ресурсов кольцевого высокоскоростного последовательного канала 7 и индивидуальных высокоскоростных последовательных каналов 9₁, 9 ₂, , 9_N. Высокоскоростной выходной порт 8 последовательного интерфейса PCI-Express предназначен для расширения вычислительного ресурса, например, за счет подключения аналогичных блоков.

Предлагаемый вычислительный модуль поддерживает следующие системы обмена данными по входному порту 4 интерфейса PCI-Express:

- обмен индивидуальными данными по входному порту 4 непосредственно с вычислительными ПЛИС 3₁, 3 ₂, , 3_N через коммутатор PCI-Express 1 с максимальной скоростью обмена , где N - число вычислительных ПЛИС, - максимальная скорость обмена внешнего порта 4, а коэффициент 0.5 соответствует накладным расходам на арбитраж между N вычислительными ПЛИС;

- обмен индивидуальными данными по входному порту 4 с вычислительными ПЛИС 3₁, 3₂, , 3_N n через коммутатор PCI-Express 1, интерфейсную ПЛИС 2 и кольцевой высокоскоростной последовательный канал обмена информацией 7 с максимальной скоростью обмена , при условии, что скорость передачи информации по кольцевому каналу 7 не меньше , где коэффициент 1.0 соответствует отсутствию накладных расходов на арбитраж, так как взаимодействие осуществляется посредством интерфейсной ПЛИС 2;

- передача в вычислительные ПЛИС 3₁, 3₂, , 3_N одного и того же входного потока информации по входному порту 4 через коммутатор PCI-Express 1, интерфейсную ПЛИС 2 и кольцевой высокоскоростной последовательный канал обмена информацией 7 с максимальной скоростью потока , при условии равенства потоков входной и выходной информации вычислительных ПЛИС;

- параллельная передача в вычислительные ПЛИС 3₁, 3₂, , 3_N одного и того же входного потока информации по входному порту 4 через коммутатор PCI-Express 1, интерфейсную ПЛИС 2 и кольцевой высокоскоростной последовательный канал обмена 7 и считывание результатов по индивидуальным высокоскоростным каналам 9₁, 9₂, , 9_N из вычислительных ПЛИС 3₁, 3 ₂, , 3_N с максимальной скоростью потока , вне зависимости от соотношения входной и выходной информации в потоках вычислительных ПЛИС 3₁, 3₂, , 3_N.

В соответствии с этим ожидаемая скорость обмена информацией вычислительных ПЛИС 3₁ , 3₂, , 3_N через входной порт 4 будет находиться в диапазоне от до , в зависимости от текущего соотношения различных способов обмена вычислительных ПЛИС 3₁, 3₂, , 3_N.

Предлагаемый вычислительный модуль может быть выполнен на следующих элементах: коммутатор PCI-Express 1 на базе микросхемы коммутатора РЕХ8648 фирмы PLX Technology, интерфейсная ПЛИС 2 - микросхеме фирмы Xilinx типа XC7K355T-1FFG901C с повышенным числом высокоскоростных последовательных каналов, вычислительные ПЛИС 3₁, 3₂, , 3_N - микросхемах фирмы Xilinx типа XC7K410T1FFG900C.

Таким образом, вышеизложенные сведения позволяют сделать вывод, что предлагаемый вычислительный модуль позволяет увеличить скорость обмена информацией вычислительных ПЛИС, по входному порту, а также расширить функциональные (архитектурные) возможности вычислительного модуля за счет возможности организации взаимодействия вычислительных и интерфейсной ПЛИС с использованием ресурсов индивидуальных высокоскоростных последовательных каналов обмена информацией, а также расширить функциональные возможности вычислительного модуля за счет возможности в фоновом режиме отрабатывать команды чтения из вычислительных ПЛИС с буферизацией результатов в интерфейсной ПЛИС.

Вычислительный модуль, содержащий два внешних порта для обмена информацией, коммутатор PCI-Express, интерфейсную и N вычислительных ПЛИС, каждая из которых содержит высокоскоростной последовательный интерфейс PCI-Express, причем порты коммутатора PCI-Express соединены с внешними портами модуля и с интерфейсами PCI-Express интерфейсной ПЛИС и N вычислительными ПЛИС, кольцевой высокоскоростной последовательный канал обмена информацией между интерфейсной ПЛИС и N вычислительными ПЛИС, организованный на базе двух дополнительных независимых высокоскоростных последовательных портов обмена информацией, введенных у интерфейсной ПЛИС и каждой из N вычислительных ПЛИС, отличающийся тем, что в него дополнительно введены индивидуальные высокоскоростные последовательные каналы между N вычислительными и интерфейсной ПЛИС.

РИСУНКИ