Декодирующее устройство текстовой информации сжатой кодовой последовательностью
Полезная модель относится к электронной технике, а именно к вычислительной технике - системам передачи кодированной информации в виде двоичных сигналов. Техническим результатом полезной модели является простота реализации с одновременным уменьшением времени передачи и приема текстовой информации. Для решения поставленной задачи предлагается декодирующее устройство текстовой информации сжатой кодовой последовательностью содержит входную информационную шину, шины первого и второго маркеров, демультиплексор, семиразрядный регистр, RS-триггер, смеху «И», тактовый генератор, делитель частоты на два, выходную двух-восьмиразрядную шину и выходную шины первого разряда со следующими соединениями: входная шина соединена с семиразрядным регистром, выход которого образует выходную со второго по восьмой разрядную шину, входные шины первого и второго маркеров объединены и соединены с первым входом демультиплексора, первый выход которого соединен с R-входом RS-триггера, второй выход - с его S-входом, а прямой выход К8-триггера соединен с первым входом схемы «И», тактовый генератор первым выходом соединен с втором - управляющим - входом демультиплексора, а первым выходом через делитель частоты на два - с управляющим входом семиразрядного регистра и со втором входом схемы «И», выход которой является выходом первого разряда декодирующего устройства. 1 илл.
Полезная модель относится к электронной технике, а именно к вычислительной технике - системам передачи кодированной информации в виде двоичных сигналов.
Данная система предназначена для приема символов в виде двоичных чисел и может быть использована при передачи данных от одного компьютера на другой при сжатии кодовой последовательности.
Общей проблемой (задачей) передачи и соответственно приема кодированной информации является повышение скорости передачи информации.
Известен патент РФ 
2386210 «Способ сжатия данных», способ сжатия данных осуществляется с помощью кодера. В первом блоке памяти и кодера хранятся предварительно записанные кодовые комбинации (КК1) с числом разрядов n, где n=2, 3, 4
, представляющие собой полный набор возможных входных кодовых комбинаций (КК). Во втором блоке памяти кодера хранятся предварительно записанные кодовые комбинации КК2, однозначно соответствующие КК1, с числом разрядов, меньшим или таким же, как в КК1. Входной поток данных разделяют на КК с одинаковым числом разрядов n. КК последовательно вводят в кодер, идентифицируют путем сравнения с КК1, отображают соответствующий выходной кодовой комбинацией КК2. КК2 представляют собой последовательность групп с одинаковым числом разрядов т в каждой. Совокупное число кодовых комбинаций КК2-m n, где m=2, 3, 4, n=1, 2, 3 Число последовательных групп КК определяют как mn-1 , mn-2 Разрядность КК2 в группе выравнивают за счет добавления незначащего нуля перед кодовой комбинацией.
Недостатком устройства по этому патенту является схемная сложность, что затрудняет его применение, также не может передавать наборов кодовых комбинаций объединенных, маркером.
Его недостатком является еще большая схемная сложность, что повышает его стоимость и снижает надежность, также проблематичность при передаче и соответственно приеме данных предлагаемой кодовой последовательностью.
Известен широко применяемый американский стандартный код АSСП для обмена информацией в виде двоичных чисел, предназначенный для представления текстовой передачи данных между компьютерами - ПРОТОТИП.
Данный код относится к группе первичных кодов, т.к. в нем каждая кодовая комбинация является разрешенной [2]. Кроме этого, данный код является равномерным, т.к. все кодовые комбинации имеют одинаковую длину [1]. Все кодовые комбинации этого кода являются 8-и битными. Основание кода, т.е. количество значений, которое может принимать каждый бит [1], равно двум.
Следует заметить, что данный код является безрегистровым. Регистр - это совокупность знаков алфавита, объединенных по какому-либо признаку [1]. Примером регистрового кода является код МТК-2, в котором организовано 3 регистра. Таким образом, знаки разных регистров кодируются одной кодовой комбинацией [1]. В коде ASCII каждая кодовая комбинация определяет какой-либо свой отдельный символ.
Техническим результатом полезной модели является простота реализации с одновременным уменьшением времени передачи и приема текстовой информации.
Для решения поставленной задачи предлагается декодирующее устройство текстовой информации сжатой кодовой последовательностью содержит входную информационную шину, шины первого и второго маркеров, демультиплексор, семиразрядный регистр, Ы8-триггер, смеху «И», тактовый генератор, делитель частоты на два, выходную двух-восьмиразрядную шину и выходную шины первого разряда со следующими соединениями: входная шина соединена с семиразрядным регистром, выход которого образует выходную со второго по восьмой разрядную шину, входные шины первого и второго маркеров объединены и соединены с первым входом демультиплексора, первый выход которого соединен с R-входом RS-триггера, второй выход - с его S-входом, а прямой выход RS-триггера соединен с первым входом схемы «И», тактовый генератор первым выходом соединен с втором - управляющим - входом демультиплексора, а первым выходом через делитель частоты на два - с управляющим входом семиразрядного регистра и со втором входом схемы «И», выход которой является выходом первого разряда декодирующего устройства.
На фиг. приведена структурная электрическая схема декодирующего устройства передачи данных на которой изображено: 1 - семиразрядный регистр, 2 - демультиплексор, 3 - RS-триггер, 4 - схема «И», 5 - тактовый генератор, 6 - делитель частоты на 2, вход 1 (первого маркера), вход 2 (второго маркера), вход 3 - кодируемый вход, вид этой входной кодируемой последовательности, см. заявка 2013156092 от 17.12.2013 «Кодирующее устройство».
Схема на фиг. имеет следующие соединения. Входная сжатая двоичная кодовая последовательность соединена с входами семиразрядного регистра, входы первого и второго маркера объединены и соединены с первым входом демультиплексора 2, первый и второй выходы которого соединены с S и R входами триггера 3 соответственно, прямой выход которого соединен с первым входом схемы «И» 4, тактовый генератор 5 первым выходом соединен с вторым входом демультиплексора 2, а вторым выходом - с делителем частоты 6, выход которого соединен с вторым входом схемы «И» 4 и с входом управления семиразрядного регистра 1, выходные разряды 2-8 его являются информационным выходом декодера - выход 2, а выход 1 декодера является его 
Сжатая двоичная последовательность поступает на входы 3 и два декодера. На вход 1 демультиплексора 2 в последовательном коде поступает объединенный маркер, а на вход 3 семиразрядного регистра 1 в параллельном коде - семиразрядная кодовая комбинация, которая записывается в семиразрядный регистр 1. Работает регистр 1 под действием тактовых импульсов, которые поступают с выхода делителя частоты 2.
Маркер поступает на вход 1 демодулятора 2. На его вход 2 поступает тактовая последовательность с выхода 1 тактового генератора 5. Тактовая частота предназначена для поочередного подключения входа 1 демультиплексора 2 к его выходам 1 и 2. Тактовая последовательность имеет тактовую частоту в два раза больше, чем частота поступления кодовых комбинаций на вход кодера. Таким образом, единичные элементы маркера распределяются по двум выходам демультиплексора 2.
Допустим, на выходах демультиплексора 2 образуется маркер вида 10. В результате работы демультиплексора 2 на его выходе 1 будет единица, а на выходе 2 - ноль. К выходам демультиплексора 2 подключен RS-триггер 3, выход 1 демультиплексора 2 подключен к входу S триггера 3, а выход 2 подключен к входу R. Так как на вход 8 подается единица, то триггер 3 опрокидывается в единичное состояние, т.е на выходе триггера 3 будет единица. Она в свою очередь подается на вход схемы «И» 4, которая играет роль ключа для подключения выхода делителя частоты 6 на 2 к выходу 1 декодера. Таким образом, тактовая последовательность с выхода делителя частоты 6 на 2 будет поступать на выход 1 схемы декодера. Длительность единичного элемента на выходе 2 декодера будет равна длительности информационного единичного элемента входной кодовой комбинации. Частота поступления единичных элементов на выход 1 равняется частоте поступления кодовых комбинаций на вход 3 декодера. Одновременно, с выхода семиразрядного регистра 1, в параллельном коде, кодовая комбинация считывается на выход 2 декодера. Таким образом, на выходе декодера сформируется исходная восьмиразрядная кодовая комбинация, с восстановленным старшим битом.
Если на вход 1 демультиплексора 2 снова поступит маркер 10, то состояние триггера 3 не изменится и на выходе 1 декодера, с каждым тактом, будет формироваться единица.
Если на выходах демультиплексора 2 образуется маркер вида 01, то единица появится на выходе 2 демультиплексора 2, которая поступит на вход R триггера 3. В результате триггер опрокинется в нулевое состояние и на его выходе появится ноль, который запрет схему «И» 4. Тогда тактовая последовательность на выход 1 декодера поступать не будет. Следовательно на выходе декодера будет формироваться восьмиразрядная кодовая комбинация, в которой старший разряд равен нулю.
Декодирующее устройство текстовой информации сжатой кодовой последовательностью содержит входную информационную шину, шины первого и второго маркеров, демультиплексор, семиразрядный регистр, RS-триггер, смеху "И", тактовый генератор, делитель частоты на два, выходную двух-восьмиразрядную шину и выходную шины первого разряда со следующими соединениями: входная шина соединена с семиразрядным регистром, выход которого образует выходную со второго по восьмой разрядную шину, входные шины первого и второго маркеров объединены и соединены с первым входом демультиплексора, первый выход которого соединен с R-входом RS-триггера, второй выход - с его S-входом, а прямой выход RS-триггера соединен с первым входом схемы "И", тактовый генератор первым выходом соединен с втором - управляющим - входом демультиплексора, а первым выходом через делитель частоты на два - с управляющим входом семиразрядного регистра и со втором входом схемы "И", выход которой является выходом первого разряда декодирующего устройства.
РИСУНКИ
