Устройство контроля и управления реконфигурацией трёхканальной вычислительной системы

Полезная модель относится к области автоматики и вычислительной техники и может быть использована в управляющих и вычислительных системах с n-версиями программного обеспечения, а также в системах отладки сложных управляющих комплексов. Цель полезной модели - повышение надежности функционирования трехканальной вычислительной системы за счет управления сменой версий программного обеспечения в резервных вычислительных модулях. Предлагаемое устройство содержит три вычислительных модуля, три асинхронных и одну синхронную схему сравнения, один мажоритарный элемент, регистр кода неисправности, оперативное запоминающее устройство, счетчик количества повторов кода неисправности, девять элементов И, три элемента ИЛИ, два генератора одиночных импульсов, конфигурационное ПЗУ, устройство загрузки конфигурации, вход данных устройства, три входа данных вычислительных модулей, три входа команды «Сброс», три входа команды «Стоп», три входа загрузки конфигурации, вход команды инициатора, три выхода команды «Готов», три выхода данных вычислительных модулей, выход данных устройства. Техническим результатом является повышение надежности функционирования трехканальной вычислительной системы за счет управления сменой версий программного обеспечения в резервных вычислительных модулях.

Полезная модель относится к области автоматики и вычислительной техники и может быть использована в управляющих и вычислительных системах с n - версиями программного обеспечения, а также в системах отладки сложных управляющих комплексов.

Наиболее близким аналогом предлагаемой полезной модели является устройство управления восстановлением вычислительного процесса в трехканальной системе (пат. РФ 109304).

Недостатком известного устройства является существенное снижение надежности функционирования при проявлении дефектов программных средств, приводящих к парным отказам системы.

Цель полезной модели - повышение надежности функционирования трехканальной вычислительной системы за счет управления сменой версий программного обеспечения в резервных вычислительных модулях.

В дальнейшем под версиями программного обеспечения будет пониматься множество из двух или более программ обработки информации, загружаемых в вычислительные модули, разработанных отдельно по одним и тем же функциональным требованиям.

Сущность полезной модели состоит в следующем.

Устройство функционирует в трехканальной конфигурации. В процессе функционирования данные обрабатываются вычислительными модулями и через мажоритарный элемент поступают на выход устройства. Одновременно данные с выходов вычислительных модулей поступают на входы асинхронных схем сравнения, которые с помощью группы элементов И формируют код неисправности. Код неисправности заносится в регистр кода неисправности. Кроме того, первый элемент ИЛИ и вторая группа элементов И по сигналам с выходов асинхронных схем сравнения и выходов команды «Готов» вычислительных модулей формируют управляющие воздействия на вход первого генератора одиночных импульсов.

Импульсы с выхода первого генератора одиночных импульсов подсчитывает счетчик количества повторов кода неисправности, который осуществляет управление режимами работы оперативного запоминающего устройства (запись, чтение), модифицирует (n-1)-й разряд команды-инициатора, а также с помощью второго элемента ИЛИ формирует команду «Сброс» для вычислительных модулей и управляет вторым генератором одиночных импульсов. Наличие в счетчике количества повторов кода неисправности первого импульса соответствует переводу оперативного запоминающего устройства в режим записи данных с выхода регистра кода неисправности, а приход второго импульса свидетельствует о разрешении чтения данных с выхода оперативного запоминающего устройства.

Данные с выходов оперативного запоминающего устройства и регистра кода неисправности синхронная схема сравнения поразрядно сравнивает по приходу синхроимпульса с выхода второго генератора одиночных импульсов. В зависимости от результатов сравнения осуществляется модификация старшего (n-го) разряда команды-инициатора или блокировка отказавшего вычислительного модуля с помощью сигналов с выходов третьей группы элементов И.

Если команда-инициатор модифицирована, то ее подача на вход команды-инициатора устройства управления загрузкой конфигурации позволяет интегрировать версии программного обеспечения в вычислительные модули и заменить дефектную версию программного обеспечения на исправную.

Устройство контроля и управления реконфигурацией трехканальной вычислительной системы содержит (фиг. 1): три вычислительных модуля 1-3, три асинхронных 4-6 и одну синхронную 21 схему сравнения, один мажоритарный элемент 25, регистр кода неисправности 13, оперативное запоминающее устройство 16, счетчик количества повторов кода неисправности 17, девять элементов И 7-9, 11, 12, 18-20, 26, три элемента ИЛИ 10, 15, 27, два генератора одиночных импульсов 14, 22, конфигурационное ПЗУ 23, устройство загрузки конфигурации 24, вход данных устройства 28, три входа данных вычислительных модулей 1.1-3.1, три входа команды «Сброс» 1.2-3.2, три входа команды «Стоп» 1.5-3.5, три входа загрузки конфигурации 1.6-3.6, вход команды инициатора 24.1, три выхода команды «Готов» 1.3-3.3, три выхода данных вычислительных модулей 1.4-3.4, выход данных устройства 29.

Назначение отдельных элементов и блоков схемы.

Первый 1 - третий 3 вычислительные модули осуществляют обработку данных.

Первая 4 - третья 6 асинхронные схемы сравнения производят поразрядное сравнение результатов обработки данных первым 1 - третьим 3 вычислительными модулями между собой и формируют единичный сигнал на своих инверсных выходах в случае несовпадения данных и на прямых выходах в случае совпадения.

Синхронная схема сравнения предназначена для поразрядного сравнения данных с выходов регистра кода неисправности 13 и оперативного запоминающего устройства 16 по синхронизирующим сигналам с выхода второго генератора одиночных импульсов 22 и формирования единичного сигнала на инверсном выходе в случае несовпадения данных и на прямом выходе в случае совпадения.

Мажоритарный элемент 25 выполняет выборку данных поступающих от первого 1 - третьего 3 вычислительных модулей по схеме 2/3 и передает на выход данных устройства 29 данные, соответствующие большинству из входных.

Регистр кода неисправности 13 предназначен для приема, хранения и выдачи кода соответствующего неисправному вычислительному модулю на вход данных оперативного запоминающего устройства 16, второй вход синхронной схемы сравнения 21 и вход команды инициатора 24.1. Причем регистр имеет разрядность - n. Нулевой, первый и второй разряды содержат код неисправности, а (n-1)-й и n-й разряды содержат информацию о режиме загрузки программного обеспечения.

Оперативное запоминающее устройство 16 осуществляет прием данных из регистра кода неисправности 13, хранение и выдачу кода неисправности на первый вход синхронной схемы сравнения 21, в зависимости от управляющих сигналов с выходов счетчика количества повторов кода неисправности 17.

Счетчик количества повторов кода неисправности 17 выполняет подсчет импульсов с выхода генератора одиночных импульсов 14, что соответствует количеству повторов кода неисправности, управляет режимами работы оперативного запоминающего устройства 16 и вторым генератором одиночных импульсов 22.

Первый 7 - третий 9 элементы И осуществляют формирование кода, который соответствует номеру неисправного вычислительного модуля, по сигналам с инверсных выходов первой 4 - третьей 6 асинхронных схем сравнения.

Четвертый элемент И 11 предназначен для управления работой первого 14 генератора одиночных импульсов.

Пятый элемент И 12 формирует сигнал сброса счетчика количества повторов кода неисправности 17 и подает единичный сигнал на третий вход второго элемента ИЛИ 15.

Шестой элемент И 18 формирует сигнал блокировки третьего 3 вычислительного модуля.

Седьмой элемент И 19 формирует сигнал блокировки второго 2 вычислительного модуля.

Восьмой элемент И 20 формирует сигнал блокировки первого 1 вычислительного модуля.

Девятый элемент И 26 предназначен для формирования сигнала на четвертый вход второго элемента ИЛИ 15 по данным полученным с прямых выходов первой 4 -третьей 6 асинхронных схем сравнения.

Первый элемент ИЛИ 10 предназначен для передачи сигнала с инверсных выходов первой 4 - третьей 6 асинхронных схем сравнения на первый вход четвертого 11 элемента И.

Второй элемент ИЛИ 15 осуществляет выдачу сигнала на входы команды «Сброс» 1.2-3.2 первого 1 - третьего 3 вычислительного модуля.

Третий элемент ИЛИ 27 формирует сигнал установки счетчика количества повторов кода неисправности 17 в нулевое состояние.

Первый генератор одиночных импульсов 14 осуществляет формирование импульса на счетный вход счетчика количества повторов кода неисправности 17 по сигналу с выхода четвертого 11 элемента И.

Второй генератор одиночных импульсов 22 предназначен для формирования тактового импульса на вход синхронизации синхронной схемы сравнения 21 по команде с первого 2¹ выхода счетчика количества повторов кода неисправности 17.

Конфигурационное ПЗУ 23 служит для хранения n - версий программ обработки данных, которые загружаются в первый 1 - третий 3 вычислительные модули.

Устройство загрузки конфигурации 24 выполняет загрузку версий программ обработки данных в первый 1 - третий 3 вычислительные модули в зависимости от сигнала на входе команды инициатора 24.1.

Вход данных устройства 28 предназначен для подачи данных на первый 1 - третий 3 вычислительные модули.

Первый 1.1 - третий 3.1 входы данных осуществляют прием и загрузку данных с входа данных устройства 28 в первый 1 - третий 3 вычислительные модули.

Первый 1.2 - третий 3.2 входы команды «Сброс» выполняют прием сигнала с выхода второго 15 элемента ИЛИ. Входы являются динамическими и реагируют на перепады входного логического сигнала с низкого уровня на высокий.

Первый 1.5 - третий 3.5 входы команды «Стоп» производят прием сигналов с выходов шестого 18 - восьмого 20 элементов И.

Первый 1.6 - третий 3.6 входы загрузки конфигурации предназначены для загрузки версий программ обработки данных из конфигурационного ПЗУ 23 в первый 1 - третий 3 вычислительные модули.

Вход команды инициатора 24.1 принимает управляющие команды, определяющие порядок загрузки версий программ обработки данных с выхода регистра кода неисправности 13.

Первый 1.3 - третий 3.3 выходы команды «Готов» выдают единичный сигнал в случае завершения обработки данных в первом 1 - третьем 3 вычислительном модуле соответственно на второй - четвертый входы четвертого 8 элемента И.

Первый 1.4 - третий 3.4 выходы данных вычислительных модулей предназначены для передачи данных из первого 1 - третьего 3 вычислительных модулей на входы первой 4 - третьей 6 схем сравнения и входы мажоритарного элемента.

Выход данных устройства 29 осуществляет передачу обработанных данных потребителям.

Устройство контроля и управления реконфигурацией трехканальной вычислительной системы функционирует следующим образом.

В исходном состоянии все разряды регистра кода неисправности 13, счетчика количества повторов кода неисправности 17, находятся в нулевом состоянии, на входах разрешения записи (WR) и разрешения чтения (RE) оперативного запоминающего устройства 16 установлен нулевой сигнал, на первом 1.2 - третьем 3.2 входах команды «Сброс», на первом 1.5 - третьем 3.5 входах команды «Стоп» - нулевой сигнал, на первом 1.3 - третьем 3.3 выходах команды «Готов» установлен логический нуль, на входе команды инициатора 24.1 установлен нулевой сигнал. Кроме того, в каждый вычислительный модуль загружены различные версии программного обеспечения, реализующие один и тот же алгоритм обработки информации. Цепи установки в исходное состояние на фиг. 1 условно не показаны.

Возможны три режима работы устройства.

Первый режим работы характеризует исправное функционирование трех вычислительных модулей. В этом случае информация через вход данных устройства 28 одновременно подается на первый 1.1 - третий 3.1 входы данных первого 1 - третьего 3 вычислительных модулей, которые осуществляют обработку поступившей информации. После чего, результаты обработки одновременно поступают на первый 1.4 - третий 3.4 выходы данных первого 1 - третьего 3 вычислительных модулей. Вместе с тем на первом 1.3 - третьем 3.3 выходе команды «Готов» вычислительных модулей устанавливаются единичные сигналы.

Информация с первого 1.4 - третьего 3.4 выходов данных первого 1 - третьего 3 вычислительных модулей одновременно поступает на входы мажоритарного элемента 25 и входы первой 4 - третьей 6 асинхронных схем сравнения. Далее мажоритарный элемент 25 осуществляет выборку поступившей информации по схеме 2/3 и через выход данных устройства 29 передает потребителю те данные, которые соответствуют большинству из входных. В свою очередь, первая 4 - третья 6 асинхронные схемы сравнения выполняют поразрядное сравнение информации, полученной с первого 1.4 - третьего 3.4 выходов данных вычислительных модулей. Так как, все вычислительные модули исправны на прямых выходах первой 3 - третьей 6 асинхронных схем сравнения установятся единичные сигналы, а на их инверсных выходах - нулевые. Нулевые сигналы на инверсных выходах первой 3 - третьей 6 асинхронных схем сравнения, поступив на первые входы первого 7 - третьего 9 элементов И установят на их выходах, а, следовательно и на входах регистра кода неисправности 13 сигналы низкого уровня. Кроме того, нулевые сигналы с инверсных выходов первой 3 - третьей 6 асинхронных схем сравнения, пройдя через первый 10 элемент ИЛИ поступят на первый вход четвертого 11 элемента И и заблокируют его. При этом, первый генератор одиночных импульсов 14 счетный импульс не сформирует, состояние счетчика количества повторов кода неисправности 17 не изменится и сигнал с выхода регистра кода неисправности 13 не запишется в оперативное запоминающее устройство 16. В свою очередь, сигналы с прямых выходов первой 4 - третьей 6 асинхронных схем сравнения поступят на первый - третий входы пятого 12 элемента И, который закрыт сигналом низкого уровня на нулевом 2° выходе счетчика количества повторов кода неисправности 17, и первый - третий входы девятого 26 элемента И, что позволит установить единичный сигнал на выходе второго 15 элемента ИЛИ, а, следовательно, и на первом 1.2 - третьем 3.2 входах команды «Сброс» первого 1 - третьего 3 вычислительных модулей. Получив команду «Сброс» по перепаду логического сигнала с низкого на высокий уровень на первом 1.3 - третьем 3.3 выходах команды «Готов» первого 1 - третьего 3 вычислительных модулей устанавливаются нулевые сигналы. Далее вычислительные модули через вход данных устройства 28 и первый 1.1 - третий 3.1 входы данных принимают очередной пакет информации для обработки и цикл повторяется.

Второй режим работы устройства характеризует наличие сбоя в вычислительном модуле.

Рассмотрим работу устройства, когда во втором 2 вычислительном модуле произошел сбой. Функционирование устройства в этом случае состоит из двух циклов.

В первом цикле информация с входа данных устройства 28 через первый 1.1 - третий 3.1 входы данных поступает в первый 1 - третий 3 вычислительные модули, где обрабатывается загруженной программой. Когда обработка данных завершена на первом 1.3 - третьем 3.3 выходах команды «Готов» установятся единичные сигналы, а результаты обработки через первый 1.4 - третий 3.4 выходы данных вычислительных модулей одновременно поступают на первый - третий входы мажоритарного элемента 25 и первый - второй входы первой 4 - третьей 6 асинхронных схем сравнения.

Далее мажоритарный элемент 25 осуществляет выборку поступившей информации по схеме 2/3 и через выход данных устройства 29 передает потребителю те данные, которые соответствуют большинству из входных. При условии сбоя во втором 2 вычислительном модуле на инверсном выходе первой 4 асинхронной схемы сравнения установится единичный сигнал, а на прямом выходе - нулевой, на инверсном выходе второй 5 асинхронной схемы сравнения появится единичный сигнал, а прямом выходе нулевой, на инверсном выходе третьей 6 асинхронной схемы сравнения установится нулевой сигнал, а на прямом выходе - единичный.

Такая комбинация сигналов позволит:

во-первых, установить на выходе первого 7 элемента И нулевой сигнал, на выходе второго 8 элемента И единичный сигнал, на выходе третьего 9 элемента И нулевой сигнал, следовательно, в нулевом разряде регистра кода неисправности 13 расположится нуль, в первом разряде - единица, во втором разряде - нуль;

во-вторых, установить единичный сигнал на выходе первого 10 элемента ИЛИ, а следовательно, и на первом входе четвертого элемента И 11, который совместно с единичными сигналами на первом 1.3 - третьем 3.3 выходах команды «Готов» запустят первый генератор одиночных импульсов 14;

в-третьих, закрыть пятый 12 и девятый 26 элементы И.

Импульс, сформированный первым генератором одиночных импульсов 14 поступит, на счетный вход счетчика количества повторов кода неисправности 17 и установит его нулевой разряд 2° в единичное состояние. В свою очередь, единичное состояние нулевого разряда 2° счетчика количества повторов кода неисправности 17 переведет оперативное запоминающее устройство 16 в режим записи (единичный сигнал на входе WR), что разрешит запись кода, находящегося в регистре кода неисправности 13 в оперативное запоминающее устройство 16 через его вход данных. Единичный сигнал с выхода нулевого разряда 2° счетчика количества повторов кода неисправности 17 модифицирует (n-1)-й разряд команды-инициатора на выходе регистра кода неисправности 13 и, пройдя через второй 15 элемент ИЛИ, поступит на первый 1.2 - третий 3.2 входы команды «Сброс» первого 1 - третьего 3 вычислительных модулей.

По команде «Сброс» при перепаде с низкого на высокий уровень логического сигнала на первом 1.3 - третьем 3.3 выходах команды «Готов» первого 1 - третьего 3 вычислительного модуля устанавливаются нулевые сигналы. Одновременно с этим модифицированная команда-инициатор с выхода регистра кода неисправности 13 поступит на вход команды инициатора 24.1, что запустит смену версий программного обеспечения в первом 1 - третьем 3 вычислительных модулях через первый 1.6 - третий 3.6 входы загрузки конфигурации.

Смена версий программного обеспечения осуществляется следующим образом.

Программное обеспечение, которое располагалось в первом 1 вычислительном модуле, загружается во второй 2 вычислительный модуль.

Программное обеспечение, которое располагалось во втором 2 вычислительном модуле, загружается в третий 3 вычислительный модуль.

Программное обеспечение, которое располагалось в третьем 3 вычислительном модуле, загружается в первый 1 вычислительный модуль.

Вычислительные модули через вход данных устройства 28 и первый 1.1 - третий 3.1 входы данных принимают очередной пакет информации для обработки после чего, запускается второй цикл.

Второй цикл функционирования устройства, в случае сбоя во втором 2 вычислительном модуле, характеризуется восстановлением его исправного функционирования после смены программного обеспечения в вычислительных модулях. При этом передача информации на выход устройства 29 происходит аналогично изложенному выше и на прямых выходах асинхронных схем сравнения установятся единичные сигналы, а на инверсных - нулевые, на первом 1.3 - третьем 3.3 выходах команды «Готов» вычислительных модулей устанавливаются единичные сигналы. Такая комбинация сигналов приведет к установке на выходах первого 7 - третьего 9 элементов И нулевых сигналов, которые изменят состояние младших разрядов (нулевого, первого и второго) регистра кода неисправности 13 на нулевые. Нулевой сигнал на первом входе четвертого 11 элемента И закроет его и тем самым запретит изменение состояния счетчика количества повторов кода неисправности 17, а единичные сигналы на первом - четвертом входах пятого 12 элемента И инициируют установку на его выходе сигнала высокого уровня, который поступив через первый вход третьего элемента ИЛИ 27 на вход сброса R₀ счетчика количества повторов кода неисправности 17 переведет его разряды в нулевое состояние. Сигнал низкого уровня на выходе нулевого разряда 2° счетчика количества повторов кода неисправности 17 установит (n-1)-й разряд команды инициатора в нулевое состояние. Одновременно с этим единичный сигнал, пройдя через второй 15 элемент ИЛИ, поступит на первый 1.2 - третий 3.2 входы команды «Сброс» первого 1 - третьего 3 вычислительных модулей и по перепаду логического сигнала с низкого уровня на высокий установит на первом 1.3 - третьем 3.3 выходах команды «Готов» нулевые сигналы, что разрешит прием очередного модуля информации через вход данных устройства 28.

При сбоях в других каналах устройство функционирует аналогично изложенному выше.

Третий режим работы устройства характеризует наличие отказа в вычислительном модуле.

Рассмотрим работу устройства в случае, когда отказал второй 2 вычислительный модуль.

Первый цикл функционирования устройства при отказе второго 2 вычислительного модуля аналогичен первому циклу функционирования устройства при наличии сбоя.

Отличие второго цикла от предыдущего режима заключается в следующем.

После смены программного обеспечения в первом 1 - третьем 3 вычислительных модулях и обработки полученной информации через мажоритарный элемент 25 и выход данных устройства 29 потребитель получит те данные, которые соответствуют большинству из входных. Одновременно на первом 1.3 - третьем 3.3 выходах команды «Готов» появятся сигналы высокого уровня.

Далее возможны два варианта работы устройства.

Первый вариант характеризует работу устройства в случае отказа элементной базы вычислительного модуля. При этом на инверсных выходах первой 4 и второй 5 асинхронной схемы сравнения и на прямом выходе третьей 6 схемы сравнения установятся единичные сигналы, на их остальных выходах - нулевые,

Такая комбинация сигналов приведет к следующему:

во-первых, позволит установить на выходах первого 7 и третьего 9 элементов И нулевой сигнал, а на выходах второго 8 элемента И - единичный. Эти сигналы занесут в нулевой и второй разряды регистра кода неисправности 13 сигналы низкого уровня, а в его первый разряд единичный сигнал;

во-вторых, с помощью единичных сигналов на первом 1.3 - третьем 3.3 выходах команды «Готов» и на выходе первого 11 элемента ИЛИ первый 14 генератор одиночных импульсов сформирует на счетный вход счетчика количества повторов кода неисправности 17 сигнал, который увеличит значение счетчика на единицу, что инициирует появление на его первом 2¹ выходе единичного сигнала;

в-третьих, единичный сигнал на первом 2¹ выходе счетчика количества повторов кода неисправности 17 переведет оперативное запоминающее устройство 16 (единичный сигнал на входе RE) в режим чтения, что инициирует появление на его выходе кода неисправности, записанного в предыдущем цикле.

Код с выхода оперативного запоминающего устройства 16 поступит на первый вход синхронной схемы сравнения 21, а код с выхода регистра кода неисправности 13 поступит на его второй вход. В свою очередь синхронная схема сравнения по тактовому импульсу с выхода второго 22 генератора одиночных импульсов, который запустится единичным сигналом с первого 2¹ выхода счетчика количества повторов кода неисправности 17, произведет поразрядное сравнение этих кодов.

Равенство этих кодов свидетельствует об отказе вычислительного модуля (в рассматриваемой ситуации второго 2 вычислительного модуля), так как смена версий программного обеспечения не привела к восстановлению вычислительного процесса или изменению кода, полученного в первом цикле. При равенстве кодов на прямом выходе синхронной схемы сравнения установится единичный сигнал, который подается на вторые входы шестого 18 - восьмого 20 элементов И. На первые входы этих элементов поступят сигналы с младших разрядов регистра кода неисправности 13, причем сигнал с нулевого разряда поступает на первый вход шестого 18 элемента И, сигнал с первого разряда подается на первый вход седьмого 19 элемента И и сигнал со второго разряда подается на первый вход восьмого 20 элемента И. В рассматриваемом случае в единичном состоянии находится первый разряд регистра кода неисправности 13. Это означает, что на выходе седьмого 19 элемента И появится сигнал высокого уровня который поступит на второй 2.5 вход команды «Стоп» и блокирует второй 2 вычислительный модуль.

Далее второй 15 элемент ИЛИ на основе сигнала с выхода первого разряда 2 счетчика количества повторов кода неисправности 17 формирует единичный сигнал на первый 1.2 - третий 3.2 входы команды «Сброс» первого 1 - третьего 3 вычислительных модулей и по перепаду логического сигнала с низкого на высокий уровень переведет устройство в исходное состояние.

Кроме того сигнал с выхода второго генератора одиночных импульсов 22 через второй вход третьего элемента ИЛИ 27 поступит на вход сброса R₀ счетчика количества повторов кода неисправности 17 и переведет его в нулевое состояние.

Нулевое состояние счетчика запретит чтение и запись в оперативное запоминающее устройство 16 и запретит формирование импульса вторым генератором одиночных импульсов 22, что заблокирует синхронную схему сравнения 21.

Второй вариант характеризует работу устройства в случае отказа версии программного обеспечения.

Так как, после первого цикла программное обеспечение, которое располагалось во втором 2 вычислительном модуле, загружается в третий 3 вычислительный модуль, на инверсных выходах второй 5 и третьей 6 схемы сравнения установятся единичные сигналы, а на их остальных выходах - нулевые.

Это позволит записать во второй разряд регистра кода неисправности 13 единичный сигнал, а в нулевой и первый разряды - сигналы низкого уровня. Следовательно, код на выходах оперативного запоминающего устройства 16 и регистра кода неисправности 13 не совпадут.

Различие кодов на входах синхронной схемы сравнения 21 свидетельствует об отказе версии программного обеспечения, при этом на ее инверсном выходе установится единичный сигнал, который модифицирует старший (n-й) разряд команды-инициатора, который поступив на вход команды-инициатора 24.1 настроит устройство загрузки конфигурации 24 на загрузку программного обеспечения в вычислительные модули таким образом, что отказавшая версия будет заменена резервной.

Кроме того, шестой 18 - восьмой 20 элементы И будут закрыты нулевым сигналом на прямом выходе синхронной схемы сравнения 21, поэтому блокировка вычислительных модулей не происходит.

Остальные атрибуты функционирования устройства в этом варианте аналогичны варианту, характеризующему работу устройства в случае отказа элементной базы вычислительного модуля.

В случае отсутствия резервной версии программного обеспечения устройство может загрузить в исправные вычислительные модули одну версию программного обеспечения, то есть перейти к функционированию в одноверсионном варианте.

При отказах в других каналах устройство функционирует аналогично изложенному выше.

В случае возникновения сбоя или отказа, когда один из вычислительных модулей уже исключен из конфигурации, устройство функционирует только в третьем режиме.

Полный отказ устройства наступит в случае выхода из строя двух вычислительных модулей или всех версий программного обеспечения.

Таким образом, разработанное устройство повышает надежность функционирования трехканальной вычислительной системы за счет управления сменой версий программного обеспечения в резервных вычислительных модулях.

Устройство контроля и управления реконфигурацией трёхканальной вычислительной системы, отличающееся от известных тем, что содержит три вычислительных модуля, три асинхронных и одну синхронную схему сравнения, один мажоритарный элемент, регистр кода неисправности, оперативное запоминающее устройство, счётчик количества повторов кода неисправности, девять элементов И, три элемента ИЛИ, два генератора одиночных импульсов, конфигурационное ПЗУ, устройство загрузки конфигурации, вход данных устройства, три входа данных вычислительных модулей, три входа команды "Сброс", три входа команды "Стоп", три входа загрузки конфигурации, вход команды инициатора, три выхода команды "Готов", три выхода данных вычислительных модулей, выход данных устройства, причём вход данных устройства соединён с входами данных первого - третьего вычислительного модулей, выход данных первого вычислительного модуля соединён с первым входом первой асинхронной схемы сравнения, вторым входом третьей асинхронной схемы сравнения и первым входом мажоритарного элемента, выход данных второго вычислительного модуля соединён с первым входом второй асинхронной схемы сравнения, вторым входом первой асинхронной схемы сравнения и третьим входом мажоритарного элемента, выход данных третьего вычислительного модуля соединён с первым входом третьей асинхронной схемы сравнения, вторым входом второй асинхронной схемы сравнения и вторым входом мажоритарного элемента, выход мажоритарного элемента соединён с выходом данных устройства, инверсный выход первой асинхронной схемы сравнения соединён с первым входом первого элемента И, вторым входом второго элемента И и третьим входом первого элемента ИЛИ, инверсный выход второй схемы сравнения соединён с первым входом второго элемента И, вторым входом третьего элемента И и вторым входом первого элемента ИЛИ, инверсный выход третьей асинхронной схемы сравнения соединён с первым входом третьего элемента И, вторым входом первого элемента И и первым входом первого элемента ИЛИ, прямой выход первой асинхронной схемы сравнения соединён с первым входом пятого элемента И и первым входом девятого элемента И, прямой выход второй асинхронной схемы сравнения соединён с вторым входом пятого элемента И и вторым входом девятого элемента И, прямой выход третьей асинхронной схемы сравнения соединён с третьим входом пятого элемента И и третьим входом девятого элемента И, выход девятого элемента И соединён с четвёртым входом второго элемента ИЛИ, выход первого элемента И соединён с нулевым входом регистра кода неисправности, выход второго элемента И соединён с первым входом регистра кода неисправности, выход третьего элемента И соединён со вторым входом регистра кода неисправности, выход первого элемента ИЛИ соединён с первым входом четвёртого элемента И, выход команды "Готов" первого вычислительного модуля соединён с четвёртым входом четвёртого элемента И, выход команды "Готов" второго вычислительного модуля соединён с третьим входом четвёртого элемента И, выход команды "Готов" третьего вычислительного модуля соединён с вторым входом четвёртого элемента И, выход четвёртого элемента И соединён с входом первого генератора одиночных импульсов, выход пятого элемента И соединён с первым входом третьего элемента ИЛИ и с третьим входом второго элемента ИЛИ, выход регистра кода

неисправности соединён с входом данных оперативного запоминающего устройства, вторым входом синхронной схемы сравнения и входом команды инициатора конфигурационного ПЗУ, выход первого генератора одиночных импульсов соединён со счётным входом счётчика количества повторов кода неисправности, выход нулевого разряда счётчика количества повторов кода неисправности соединён с четвёртым входом пятого элемента И, входом разрешения записи оперативного запоминающего устройства, первым входом второго элемента ИЛИ и (n-1)-м разрядом команды инициатора, выход первого разряда счётчика количества повторов кода неисправности соединён с входом второго генератора одиночных импульсов, входом разрешения чтения оперативного запоминающего устройства и вторым входом второго элемента ИЛИ, выход второго элемента ИЛИ соединён с входами команды "Сброс" первого - третьего вычислительных модулей, выход второго генератора одиночных импульсов соединён с входом синхронизации синхронной схемы сравнения и вторым входом третьего элемента ИЛИ, выход третьего элемента ИЛИ соединён с входом сброса счётчика количества повторов кода неисправности, выход оперативного запоминающего устройства соединён с первым входом синхронной схемы сравнения, нулевой разряд выхода оперативного запоминающего устройства соединён с первым входом шестого элемента И, первый разряд выхода оперативного запоминающего устройства соединён с первым входом седьмого элемента И, второй разряд выхода оперативного запоминающего устройства соединён с первым входом восьмого элемента И, прямой выход синхронной схемы сравнения соединён со вторыми входами шестого - восьмого элемента И, инверсный выход синхронной схемы сравнения соединён со старшим (n-м) разрядом команды инициатора, выход шестого элемента И соединён с входом команды "Стоп" третьего вычислительного модуля, выход седьмого элемента И соединён с входом команды "Стоп" второго вычислительного модуля, выход восьмого элемента И соединён с входом команды "Стоп" первого вычислительного модуля, выход ПЗУ конфигурации соединён с входом устройства загрузки конфигурации, выход устройства загрузки конфигурации соединён с первым - третьим входами загрузки конфигурации первого - третьего вычислительного модулей.