Устройство управления с супервизорной надстройкой

Авторы патента:

Полезная модель относится к области регулирующих и управляющих систем общего назначения и может найти применение в системах управления или регулирования, входящих в состав помехозащищенной радиотехнической аппаратуры, функционирующей в условиях интенсивного информационного возмущения.

Достигаемый технический результат - повышение устойчивости и надежности работы системы управления за счет формирования сигналов комплексной логически-временной оценки правильности (адекватности) функционирования системы и привязкой подачи сигнала перезапуска сторожевого таймера к сигналам оценки правильности функционирования системы (контрольным сигналам).

Система содержит цифровое программируемое устройство (1), систему управления (2), супервизор со сторожевым таймером (3), шину обмена информацией (4), супервизорную надстройку (5), содержащую блок комбинационной логической обработки (52) и К (К1) блоков комбинационной обработки (51.151.К), каждый из которых содержит блок входных одновибраторов (511), логический блок (512), выходной одновибратор (513). 4 ил.

Заявляемая полезная модель относится к области регулирующих и управляющих систем общего назначения и может найти применение в системах управления или регулирования, входящих в состав помехозащищенной радиотехнической аппаратуры, функционирующей в условиях интенсивного информационного возмущения.

Для подобных систем особое значение имеет обеспечение правильности их функционирования. Термин «правильность» в данном случае означает полное соответствие текущих значений параметров (логический уровень, частота, временные соотношения и т.д.) вырабатываемых системой сигналов образцовым значениям, которые определяются назначением системы. Таким образом, отклонение значений параметров сигналов от образцовых является признаком нарушения правильности функционирования системы.

Устройства управления, построенные с использованием цифровых процессоров, микроконтроллеров или программируемых логических интегральный схем (ПЛИС), относятся к так называемым «системам с памятью», функционирование которых в любой момент времени определяется не только текущим состоянием входных сигналов, но и всеми предшествующими состояниями работы, вплоть до данного момента. Соответственно, искажение информации, хранящейся в памяти устройства управления, приводит к нестабильному функционированию системы.

Для цифровых процессоров и микроконтроллеров особое значение имеют такие ресурсы памяти, как программный счетчик, указатель стека и регистры внутреннего управления. Внутренняя структура и алгоритм работы ПЛИС определяется содержимым статической памяти, обеспечивающей конфигурацию ПЛИС. Произвольное изменение содержимого ресурсов памяти вследствие помехи по цепям питания, электромагнитной наводки или иных факторов может привести к отказу устройства управления и выходу из строя управляемого объекта.

Так как для рассматриваемой задачи поведение процессоров, микроконтроллеров и ПЛИС аналогично, далее по тексту термином «цифровое программируемое устройство» (ЦПУ) будут обозначаться цифровые процессоры, микроконтроллеры и схемы программируемой логики.

При любом применении ЦПУ необходимо, чтобы он работал при допустимых параметрах эксплуатации. Включение и начало работы ЦПУ должно осуществляться только в случае установления требуемого напряжения питания.

Для слежения за установившимся напряжением существуют супервизоры - специализированные устройства, которые следят за уровнем напряжения питания [1, стр.43] и, в случае понижения уровня напряжения питания ниже допустимого, вырабатывают аппаратный сигнал перезагрузки/сброса для ЦПУ, что позволяет восстановить функционирование устройства управления.

Известно устройство «встроенный сторожевой таймер», входящий в состав многих микроконтроллеров, например, AT89C55WD фирмы Atmel, описанный в [2]. При нормальном функционировании программы встроенный сторожевой таймер сигнал перезагрузки/сброса микроконтроллера не вырабатывает. При возникновении сбоев в работе микроконтроллера встроенный сторожевой таймер сформирует сигнал перезагрузки/сброса, что приводит к восстановлению нормального функционирования системы управления (СУ). Главным недостатком встроенного сторожевого таймера является его зависимость от регистров управления ЦПУ - в результате воздействия помехи может отключиться и сам сторожевой таймер.

Известно устройство с супервизорной надстройкой, описанное в [3], которое контролирует работу технологического устройства. Интерфейс устройства с супервизорной надстройкой присоединяется к технологическому устройству и формирует выходной сигнал, имеющий отношение к работе компонента технологического устройства. Контрольное устройство компонента контролирует работу компонента по выходному сигналу из интерфейса устройства и идентифицирует событие безопасности компонента. Модуль реакции безопасности реагирует на событие безопасности компонента в соответствии с заданной реакцией.

Недостатком устройства [3] является большое количество дополнительных устройств, обеспечивающих реализацию заявленных функций, и сложная структура межсоединений. Это приводит к тому, что надежность работы устройства [3] уменьшается, поскольку возрастает вероятность отказов отдельных узлов и функциональных частей. Поэтому подобное устройство не применимо для функционирования в условиях воздействия интенсивного информационного возмущения и преднамеренных помех.

Указанного недостатка лишены устройства, построенные на схемах жесткой логики с минимально необходимым применением других аппаратных средств (в том числе супервизоров) - при этом перезапуск сторожевого таймера, который формирует сигнал перезагрузки/сброса, производится не программным способом, а аппаратным сигналом, специально формируемым ЦПУ.

К числу таких устройств относится система управления с использованием специализированной микросхемы со сторожевым таймером DS1232 фирмы Maxim, описанная в [4], принятая за прототип, и наиболее близкая по технической сущности к заявляемой полезной модели.

Функциональная схема устройства-прототипа приведена на фиг.1, где приняты следующие обозначения:

1 - цифровое программируемое устройство (ЦПУ);

2 - система управления (СУ);

3 - супервизор со сторожевым таймером (ССТ);

4 - шина обмена информацией (ШОИ).

Устройство-прототип содержит цифровое программируемое устройство 1; систему управления 2, соединенную шиной обмена информацией 4 с цифровым программируемым устройством 1; супервизор со сторожевым таймером 3, с выхода которого подается сигнал перезагрузки/сброса на вход цифрового программируемого устройства 1, а на вход супервизора со сторожевым таймером 3 подается сигнал перезапуска сторожевого таймера с выхода цифрового программируемого устройства 1.

Работа устройства-прототипа заключается в следующем.

При нормальном функционировании системы ЦПУ 1 обменивается информацией по ШОИ 4 с СУ 2. Также ЦПУ 1 с заданным периодом формирует на своем выходе сигнал перезапуска сторожевого таймера. При возникновении сбоев в работе ЦПУ 1, формирование сигнала перезапуска сторожевого таймера нарушается, и ССТ 3 формирует на своем выходе сигнал перезагрузки/сброса, что приводит к перезагрузке ЦПУ 1 и восстановлению нормальной работы СУ 2.

Недостатком устройства-прототипа является независимость формирования сигнала перезапуска сторожевого таймера от функциональной правильности работы СУ 2 в целом. Так, если под воздействием помехи будет искажена важная для СУ 2 информация в ЦПУ 1, но при этом не нарушен общий процесс выполнения программы, работа СУ 2 окажется неправильной, в то время как ССТ 3 будет продолжать периодически получать сигнал перезапуска сторожевого таймера.

Для устранения указанного недостатка требуется комплексная оценка адекватности функционирования СУ 2. Оценка может быть сделана на основе анализа ряда ключевых внутренних и внешних сигналов СУ 2 и соответствия их заданным образцам функционирования, причем анализ должен выполняться специальной следящей схемой. Очевидно, что с повышением полноты анализа функционирования системы неизбежно возрастает сложность требуемой следящей схемы, что отрицательно сказывается на надежности работы всей системы. На практике должно использоваться некоторое компромиссное решение, обеспечивающее должный уровень помехоустойчивости системы при достаточно простой следящей схеме.

Задачей, на решение которой направлена заявляемая полезная модель, является повышение устойчивости работы системы управления в условиях интенсивных помеховых воздействий без существенного усложнения аппаратных средств системы.

Во избежание излишнего усложнения супервизорной надстройки должна применяться максимально простая схема оценки правильности вырабатывания контрольных сигналов, т.е. схема, построенная на элементах комбинационной логики «И», «ИЛИ», «НЕ» [5]. Однако схема, построенная на элементах комбинационной логики, предполагает одновременное присутствие на входах активных состояний всех обрабатываемых сигналов. В то же время контрольные сигналы от системы управления, как правило, имеют импульсный характер. Например, сигналы контроллера «Запись» и «Чтение» являются импульсными и никогда одновременно не формируются, однако их взаимные временные характеристики жестко связаны и определяются выполняемой программой [2]. Использование схемы, построенной на элементах комбинационной логики, станет возможным только в случае приведения сигналов «Запись» и «Чтение» к единому временному масштабу. Это означает предварительную обработку этих сигналов дополнительной схемой (одновибратором), которая формирует выходные статические сигналы из входных импульсных сигналов. Таким образом, для оценки правильности вырабатывания контрольных сигналов, являющихся выходами системы управления, контрольные сигналы должны группироваться по принципу сходства временных характеристик и логической взаимосвязи, а затем должны приводиться к единому временному масштабу.

Для решения поставленной задачи в известное устройство управления, содержащее цифровое программируемое устройство, соединенное шиной обмена информацией с системой управления, супервизор со сторожевым таймером, с выхода которого подается сигнал перезагрузки/сброса на вход цифрового программируемого устройства, согласно полезной модели, введена супервизорная надстройка, включающая блок комбинационной логической обработки и К (К1) блоков комбинационной обработки; при этом, в состав каждого блока комбинационной обработки входят последовательно соединенные блок входных одновибраторов, группа входов которого соединена с соответствующей группой выходов системы управления, логический блок и выходной одновибратор, выход которого соединен с соответствующим К-входом блока комбинационной логической обработки, на (К+1) вход которого с выхода цифрового программируемого устройства подается сигнал перезаписи сторожевого таймера, а с выхода блока комбинационной логической обработки на вход супервизора со сторожевым таймером подается сигнал перезаписи сторожевого таймера.

Функциональная схема заявляемого устройства приведена на фиг.2, где приняты следующие обозначения:

1 - цифровое программируемое устройство (ЦПУ);

2 - система управления (СУ);

3 - супервизор со сторожевым таймером (ССТ);

4 - шина обмена информацией (ШОИ);

5 - супервизорная надстройка (СН):

51.151.К-К блоков комбинационной обработки (БКО);

52 - блок комбинационной логической обработки (БКЛО). Функциональная схема одного из К блоков комбинационной обработки 51.151.К представлена на фиг.3, где приняты следующие обозначения:

511 - блок входных одновибраторов (БВхО);

512 - логический блок (ЛБ);

513 - выходной одновибратор (ВыхО);

Заявляемая полезная модель содержит цифровое программируемое устройство 1, соединенное шинной обмена информацией 4 с системой управления 2; супервизор со сторожевым таймером 3, выполненный с возможностью формирования сигнала перезагрузки/сброса, выход которого соединен с входом цифрового программируемого устройства 1; супервизорную надстройку 5, содержащую К (К1) идентичных блоков комбинационной обработки 51.151.К и блок комбинационной логической обработки 52. Количество К блоков комбинационной обработки 51.151.К зависит от количества групп контрольных сигналов, формируемых системой управления 2.

Каждый из К блоков комбинационной обработки 51.151.К содержит последовательно соединенные блок входных одновибраторов 511, логический блок 512 и выходной одновибратор 513.

Группа входов каждого из К блоков входных одновибраторов 511 соединена с соответствующей группой выходов системы управления 2. Система управления 2 выполнена с возможностью формирования К групп контрольных сигналов.

Выход каждого из К выходных одновибраторов 513 соединен соответственно с одним из К входов блока комбинационной логической обработки 52.

Кроме того, цифровое программируемое устройство 1 выполнено с возможностью формирования сигнала перезапуска сторожевого таймера; выход цифрового программируемого устройства 1 соединен с (К+1) входом блока комбинационной логической обработки 52, выход которого соединен с входом сторожевого таймера 3. Блок комбинационной логической обработки 52 выполнен с возможностью формирования результирующего сигнала перезапуска сторожевого таймера.

Заявляемое устройство управления с супервизорной настройкой работает следующим образом.

С группы выходов СУ 2 на каждый соответствующий вход БВхО 511 подается группа контрольных сигналов. Контрольные сигналы разделяются на группы по признаку сходства логически-временных характеристик. В каждом БВхО 511 группа контрольных сигналов приводится к единому временному масштабу. Длительность выходных импульсов каждого БВхО 511 выбирается таким образом, чтобы формировалась периодическая контрольная комбинация сигналов, свидетельствующая о правильности всех сигналов группы.

Затем сигналы с выхода БВхО 511 поступают на входы ЛБ 512. Далее, ЛБ 512, при наличии на его входах соответствующей для данного логического блока контрольной комбинации, формирует на выходе логический сигнал, запускающий ВыхО 513.

В каждом ВыхО 513 выходные сигналы всех блоков комбинационной обработки 51.151.К приводятся к единому временному масштабу. Длительность выходного импульса каждого ВыхО 513 выбирается таким образом, чтобы при правильном функционировании СУ 2 уровень сигнала на выходе ВыхО 513 не менялся.

Далее, сформированные на выходе каждого БКО 51.151.К, логические сигналы, каждый из которых соответствует оценке правильности (адекватности) соответствующей группы контрольных сигналов, поступают на (К+1) вход БКЛО 52. В БКЛО 52 все сигналы логически обрабатываются совместно с сигналом перезапуска сторожевого таймера, поступающего на вход БКЛО 52 с выхода ЦПУ 1. Например, БКЛО 52 должен реализовывать функцию логического «И» для случая активного высокого уровня всех сигналов на входах БКЛО 52 и ССТ 3. БКЛО 52 должен реализовывать функцию логического «ИЛИ» для случая активного низкого уровня всех сигналов на входах БКЛО 52 и ССТ 3. Тем самым блокируется перезапуск ССТ 3 при выходе группы контрольных сигналов за заранее заданные временные пределы и нарушении их логической взаимосвязи.

С выхода БКЛО 52 результирующий сигнал перезапуска сторожевого таймера подается на ССТ 3. Таким образом, перезапуск ССТ 3 происходит тогда и только тогда, когда сигнал перезапуска сторожевого таймера правильно формируется ЦПУ 1, и при этом функционирование контрольных сигналов признано правильным по всем их группам.

Если в работе СУ 2 возникают ошибки (сигналы с выходов СУ 2, поступающие на входы БВхО 511, вырабатываются неправильно), то уровень сигналов на выходах БКО 51.151.К будет меняться, что будет препятствовать формированию результирующего сигнала перезапуска сторожевого таймера.

Работа полезной модели поясняется с помощью фиг.4, где показаны временные диаграммы примера реализации предлагаемого устройства управления с супервизорной надстройкой для случая активных высоких уровней всех сигналов.

На фиг.4а, б показаны временные диаграммы двух сигналов, входящих в состав группы контрольных сигналов, поступающих на вход БВхО 511.

На фиг.4в, г показаны временные диаграммы сигналов, поступающих с выходов БВхО 511 на входы ЛБ 512.

На фиг.4д показана временная диаграмма сигнала с выхода ЛБ 512, для случая неправильно сформированного входного сигнала группы контрольных сигналов, когда показанный на фиг.4а «пропущенный» импульс не будет сформирован СУ 2.

На фиг.4ж показана временная диаграмма сигнала с выхода ЛБ 512, для случая правильно сформированного входного сигнала группы контрольных сигналов, когда все импульсы, показанные на фиг.4а, вырабатываются СУ 2 без пропусков.

Все блоки СН 5 могут быть выполнены на схемах жесткой логики с минимально необходимым для конкретной системы управления применением других аппаратных средств [5-7]. Например, ЛБ 512 и БКЛО 52 могут быть выполнены на элементах комбинационной логики «И» для случая активного высокого уровня всех сигналов. ЛБ 512 и БКЛО 52 могут быть выполнены на элементах комбинационной логики «ИЛИ» для случая активного низкого уровня всех сигналов. Для случая произвольных комбинаций активных уровней сигналов ЛБ 512 и БКЛО 52 могут быть выполнены на элементах комбинационной логики «И», «ИЛИ», «НЕ», «И-НЕ», «ИЛИ-НЕ» и т.п.

Таким образом, введение в предлагаемом устройстве новых блоков и связей позволяет обеспечить повышение устойчивости работы в условиях интенсивных помеховых воздействий при минимальном усложнении аппаратных средств системы.

Источники информации:

1. Предко М. Руководство по микроконтроллерам. T.1 / Предко М., М.: Постмаркет, 2001. - 416 с.

2. 1921D-MICRO-6/08 AT89C55WD 8-bit microcontroller with 20K bytes flash. Atmel Corporation, 2008.

3. Патент РФ на изобретение 2395830 «Технологическое устройство с супервизорной надстройкой». / Лонгсдорф Рэнди Дж. (US), Дэвис Дейл С. (US), Хедке Роберт К. (US), Нельсон Скотт Д. (US), 2010.

4. DS1232 MicroMonitor Chip. Maxim Integrated Products, Inc.

5. Шило В.Л. Популярные цифровые микросхемы: справочник. / 2-е изд., испр. - Челябинск: Металлургия, 1989. - 352 с.

6. Бессарабов Б.Ф. Диоды, тиристоры, транзисторы и микросхемы широкого применения. Справочник. / Бессарабов Б.Ф., Федюк В.Д., Федюк Д.В. - Воронеж: ИПФ «Воронеж», 1994 г. - 719 с.

7. http://www.transistor.by - радиоэлектронные Компоненты компании УП "Завод ТРАНЗИСТОР", Минск.

Устройство управления с супервизорной надстройкой, содержащее цифровое программируемое устройство, соединенное шиной обмена информацией с системой управления, супервизор со сторожевым таймером, с выхода которого подается сигнал перезагрузки/сброса на вход цифрового программируемого устройства, отличающееся тем, что введена супервизорная надстройка, включающая блок комбинационной логической обработки и К (К1) блоков комбинационной обработки; при этом в состав каждого блока комбинационной обработки входят последовательно соединенные блок входных одновибраторов, группа входов которого соединена с соответствующей группой выходов системы управления, логический блок и выходной одновибратор, выход которого соединен с соответствующим К-входом блока комбинационной логической обработки, на (К+1) вход которого с выхода цифрового программируемого устройства подается сигнал перезаписи сторожевого таймера, а с выхода блока комбинационной логической обработки на вход супервизора со сторожевым таймером подается сигнал перезаписи сторожевого таймера.

Похожие патенты: