Двухсторонняя адаптивная линия передачи разнесенных сигналов

Двухсторонняя адаптивная линия передачи разнесенных сигналов относится к технике радиосвязи и может быть использована, в частности, при передаче цифровых сигналов по каналам, использующим две полосы спектра, разнесенные по частотной оси. Кодирование сигнала позволяет значительно увеличить его помехоустойчивость, но эффективно при достаточно высоких значениях отношения «сигнал/шум». Комбинирование менее эффективно, однако положительный эффект от его применения достигается при любых значениях отношения «сигнал/шум». Предлагается использовать оба метода и по каналу обратной связи подключать на передачу либо «классическое» комбинирование, либо использовать второй разнесенный канал для передачи проверочной части, полученной из исходного информационного сигнала дополнительно проводимым блочным кодированием. Исходный информационный сигнал передается по первому разнесенному каналу. Размер проверочной части равен размеру информационной части Использование предлагаемой двухсторонней адаптивной линии передачи разнесенных сигналов позволяет повысить помехоустойчивость передачи информации и расширить диапазон работы при частотном разнесении.

Двухсторонняя адаптивная линия передачи разнесенных сигналов относится к технике радиосвязи и может быть использована, в частности, при передаче цифровых сигналов по каналам, использующим две полосы спектра, разнесенные по частотной оси.

Известны устройства передачи разнесенных по частоте сигналов, описанные, например, в кн.: Системы мобильной связи / В.П.Ипатов, В.К.Орлов, И.М.Самойлов, В.Н.Смирнов - М.: Горячая линия - Телеком, 2003. Устройства содержат на передающей стороне два передатчика, работающие на одну антенну, но на двух разных несущих частотах. В каждом канале разнесения передается один и тот же информационный сигнал. На приемной стороне два приемника настроены на эти две несущие частоты и выделяют переданные сигналы. Эти сигналы в блоке комбинирования складываются, в результате чего образуется выходной информационный сигнал. Недостатком подобных устройств при передаче цифровых сигналов является относительно невысокая помехоустойчивость.

Также известны устройства передачи цифровых сигналов, использующие для повышения помехоустойчивости метод блочного кодирования, описанный, например, в кн.: Б. Скляр, Цифровая связь. Теоретические основы и практическое применение - М.: Изд. Дом «Вильяме», 2003. На передающей стороне применяется кодер, который формирует передаваемую кодированную последовательность символов, образованную тем, что к исходной информационной последовательности символов добавляет некоторую проверочную последовательность символов, которая вычисляется из информационной последовательности и составляет обычно небольшую часть от ее длины.

На приемной стороне из принятой кодированной последовательности символов декодер выделяет передаваемую информационную последовательность, при этом происходит исправление части возникших в канале передачи ошибок, за счет чего помехоустойчивость передачи сигналов увеличивается.

Недостатком является то, что эффективное исправление ошибок возможно только когда уровень входного сигнала превышает некоторую величину, а если он ниже этой величины, то повышения помехоустойчивости не происходит.

Наиболее близким к заявляемому является устройство, описанное в патенте РФ 103432 на полезную модель «Система передачи сигналов с амплитудно-фазовой модуляцией», авторы Полушин П.А., Пятов В.А., Ульянова Е.В., Матюха В.А., Беликов Е.В., Оп. 10.04.2011, Бюл.10.

Устройство содержит кодер, декодер, первый, второй и третий сдвиговые регистры, первый и второй передатчики, первый и второй приемники, первый, второй и третий сумматоры, аналого-цифровые преобразователи, блок памяти, блоки демодуляции, амплитудные детекторы, фильтры, регистр памяти, первый и второй генераторы, первый, второй и третий делители частоты.

В устройстве-прототипе производится разделение исходного информационного цифрового потока символов на отдельные подпотоки, каждый из которых передается на отдельной поднесущей частоте. За счет избыточного количества поднесущих при частотном разнесении возникает избыточность, которая используется для кодирования передаваемой последовательности. На приемной стороне разделенные на подпотоки сигналы объединяются, вновь образуя закодированную последовательность, которая декодируется, при этом часть ошибок устраняется.

Недостатком устройства-прототипа является то, что при небольших уровнях сигнала декодирование не исправляет возникшие ошибки, что снижает помехоустойчивость в этих условиях и уменьшает диапазон работы устройства, кроме того, наличие многих независимых подканалов передачи также снижает диапазон работы устройства из-за увеличения пик-фактора суммарного сигнала.

Задачей предлагаемой полезной модели является повышение помехоустойчивости и расширение диапазона работы при передаче сигналов по каналам с частотным разнесением.

Поставленная задача решается тем, что в устройство, состоящее из двух однотипных станций на каждой стороне двухсторонней линии и содержащее в каждой станции первый и второй передатчики, приемопередающую антенну, первый и второй приемники, первый и второй сдвиговые регистры, первый и второй тактовые генераторы, первый амплитудный детектор, кодер и декодер, введены в каждую станцию первый, второй и третий коммутаторы, первый, второй, третий и четвертый блоки управления, третий и четвертый тактовые генераторы, первый, второй, третий, четвертый и пятый блоки FIFO, разделительный фильтр, формирователь проверочной части, второй амплитудный детектор, первый и второй аналого-цифровые преобразователи, блок декодирования и блок комбинирования, при этом приемопередающий выход разделительного фильтра подключен к приемопередающей антенне, передающие входы соединены с выходами первого и второго передатчиков, первый приемный выход подключен ко входам первого приемника и первого амплитудного детектора, а второй приемный выход - ко входам второго приемника и второго амплитудного детектора, выходы первого и второго амплитудных детекторов через, соответственно, первый и второй аналого-цифровые преобразователи соединены со входами второго блока управления, а его выход - с управляющим входом второго коммутатора и со входами служебных каналов первого и второго передатчиков, сигнальный вход устройства подключен к сигнальным входам первого передатчика, первого сдвигового регистра и формирователя проверочной части, тактовый вход устройства подключен к тактовым входам первого и второго передатчиков, первого сдвигового регистра и формирователя проверочной части, сигнальные входы первого коммутатора соединены с выходом первого сдвигового регистра и сигнальным выходом формирователя проверочной части, а управляющий вход первого коммутатора - с выходом первого блока управления, выход первого коммутатора соединен с сигнальным входом второго передатчика, тактовый выход формирователя проверочной части подключен к входам цикловой синхронизации первого и второго передатчиков, служебные выходы первого и второго приемников соединены со входами первого блока управления, тактовые выходы первого и второго приемников соединены со входами первого тактового генератора, а его выход - с тактовыми входами второго сдвигового регистра и блока декодирования, выходы цикловой синхронизации первого и второго приемников соединены со входами второго тактового генератора, а его выход - с цикловым входом блока декодирования, сигнальный выход первого приемника соединен с одним из входов блока комбинирования и одним из сигнальных входов блока декодирования, сигнальный выход второго приемника соединен с другим сигнальным входом блока декодирования и с одним из входов блока комбинирования, а его выход - с сигнальным входом второго сдвигового регистра, входы второго коммутатора соединены с выходом второго сдвигового регистра и выходом блока декодирования, при этом сигнальный вход формирователя проверочной части соединен с сигнальным входом первого блока FIFO, его первый выход - с сигнальным входом кодера, первый выход которого соединен с сигнальным входом второго блока FIFO, а его выход - с сигнальным выходом формирователя проверочной части, выход третьего тактового генератора подключен к тактовым входам третьего блока управления и кодера, тактовый вход формирователя проверочной части соединен с другим тактовым входом третьего блока управления, входы записи и считывания первого и второго блоков FIFO и вход запуска кодера соединены с выходами третьего блока управления, другие выходы первого блока FIFO и кодера - со входами третьего блока управления, а его тактовый выход - с тактовым выходом формирователя проверочной части, сигнальные входы блока декодирования подключены к сигнальным входам третьего и четвертого блоков FIFO, а их выходы - к сигнальным входам третьего коммутатора, вход цикловой синхронизации блока декодирования соединен с одним из входов четвертого блока управления, а вход тактовой синхронизации блока декодирования - с другим входом четвертого блока управления и третьего и четвертого блоков FIFO, выход четвертого тактового генератора подключен к третьему входу четвертого блока управления и тактовому входу декодера, выходы четвертого блока управления соединены с управляющими входами третьего и четвертого блоков FIFO, третьего коммутатора, декодера и пятого блока FIFO, выход третьего коммутатора через последовательно соединенные, декодер и пятый блок FIFO подключен к выходу блока декодирования.

На чертежах представлены: на фиг.1 - структурная схема двухсторонней адаптивной линии передачи разнесенных сигналов; на фиг.2 - структурная схема формирователя проверочной части; на фиг.3 - структурная схема блока декодирования.

На чертежах обозначены: на фиг.1 - первый 1 и второй 2 передатчики; первый 3 и второй 4 приемники; первый 5 и второй 6 сдвиговые регистры; блок декодирования 7; первый 8 и второй 9 амплитудные детекторы; первый 10 и второй 11 аналого-цифровые преобразователи; первый 12 и второй 13 тактовые генераторы; первый 14 и второй 15 коммутаторы; приемопередающая антенна 16; разделительный фильтр 17; формирователь проверочной части 18; блок комбинирования 19; первый 20 и второй 21 блоки управления. На фиг.2 обозначены: кодер 22; третий тактовый генератор 23; третий блок управления 24; первый 25 и второй 26 блоки FIFO. На фиг.3 обозначены: третий коммутатор 27; третий 28, четвертый 29 и пятый 30 блоки FIFO; четвертый блок управления 31; декодер 32; тактовый генератор 33.

Блоки устройства работают следующим образом. Входная информационная последовательность символов S_IN , подаваемых на информационный вход каждой станции двухсторонней линии передачи и следующих с частотой F₁, поступает на первый передатчик 1, где осуществляется модуляция и сигнал переносится на несущую частоту ₁. На тактовый вход каждой станции подается последовательность тактовых импульсов S_T, также следующих с частотой F₁, синхронно с информационными символами. Эта тактовая последовательность подается на тактовые входы формирователя проверочной части 18, первого сдвигового регистра 5 и на тактовые входы первого 1 и второго 2 передатчиков, где по отдельному каналу тактовой частоты передается на противоположную станцию.

Последовательность информационных символов также подается на формирователь проверочной части 18, где осуществляется блочное кодирование этой последовательности. Для этого она разбивается на группы идущих подряд k символов и одним из методов блочного кодирования из нее образуется закодированная последовательность добавлением b=k проверочных символов. На выход формирователя проверочной части подается только эта проверочная последовательность символов.

От момента начала поступления каждой группы информационных символов в формирователь проверочной части до момента появления первого сформированного символа проверочной последовательности проходит определенное время, равное m тактам тактовой последовательности S_T. В первом сдвиговом регистре 5 осуществляется задержка информационной последовательности S_IN также на m тактов. Таким образом, на сигнальные входы первого коммутатора 14 одновременно поступают информационная последовательность символов и закодированная проверочная последовательность символов, причем непрерывно и синхронно поступают группа информационных символов и равная ей по длительности и формированная на ее основе проверочная группа.

Первый коммутатор 14 в соответствии с поступившим на его управляющий вход сигналом с первого блока управления 20 переключает на свой выход одну из двух последовательностей символов со своих сигнальных входов. Его выходной сигнал подается на сигнальный вход второго передатчика 2, где осуществляется модуляция и сигнал переносится на несущую частоту ₂. Формирователь проверочной части 18 также вырабатывает импульсы цикловой синхронизации S₅, следующие с частотой образования каждой новой группы информационных символов и синхронные с первым символом каждой группы. Эти импульсы подаются на входы цикловой синхронизации первого 1 и второго 2 передатчиков и по отдельному каналу цикловой синхронизации передаются на противоположную станцию.

Выходные сигналы обоих передатчиков поступают на входы разделительного фильтра 17, где направляются на приемопередающую антенну 16 и излучаются в канал передачи. На эту же антенну принимаются два частотно-разнесенных сигнала с противоположной станции на несущих частотах ₃ и ₄. Разделительный фильтр 17 направляет сигналы с частотами ₁ и ₂ с передатчиков на антенну, а сигналы с частотами ₃ и ₄ с антенны на приемники 3 и 4, используя их частотные различия.

В первом 3 и втором 4 приемниках выделяются служебные каналы, сигналы из которых направляются в первый блок управления 20. В этих сигналах содержится информация, направленная с противоположной станции и указывающая, какой из сигналов со своих сигнальных входов первый коммутатор должен в текущий момент подключить ко входу второго передатчика 2.

В первом 3 и втором 4 приемниках также выделяются сигналы из каналов тактовой синхронизации и цикловой синхронизации. Они направляются на, соответственно, первый 12 и второй 13 тактовые генераторы и служат для синхронизации их работы. Первый тактовый генератор 12 вырабатывает импульсы, синхронные с принятыми символами информационной последовательности. Они используются для работы блока декодирования 7 (сигнал S₃) и второго 6 сдвиговых регистров. Второй тактовый генератор вырабатывает импульсы, синхронные с первыми импульсами каждой группы. Они используются для работы блока декодирования 7 (сигнал S₄).

Сигнальные входы блока декодирования соединены с основными сигнальными выходами обоих приемников, где производится демодуляция принятых высокочастотных сигналов. С первого приемника 3 поступает последовательность информационных символов (сигнал S₁). Co второго приемника 4 поступает в зависимости от состояния первого коммутатора противоположной станции либо та же последовательность информационных символов, либо последовательность проверочных символов (сигнал S₂ ). В любом из этих двух состояний блок декодирования 7 расценивает сигнал S₂, как проверочную часть, соответствующую информационной последовательности, т.е. сигналу S₁ .

На основе объединения последовательностей символов сигналов S₁ и S₂ в блоке 7 производится декодирование с исправлением ошибок. Декодированный сигнал с его выхода подается на один из сигнальных входов второго коммутатора 15.

Выходные сигналы с основных сигнальных выходов первого и второго приемников поступают на входы блока комбинирования, где складываются одним из известных методов. Комбинированный суммарный сигнал с выхода блока комбинирования подается на вход второго сдвигового регистра 6, тактируемого сигналами первого тактового генератора 12. Второй сдвиговый регистр используется, как элемент задержки на определенное количество тактовых импульсов. Оно равно задержке в блоке декодирования для выработки информационной последовательности с исключенными ошибками из последовательностей символов, принятых первым и вторым приемником.

Таким образом, на входы второго коммутатора синхронно поступают две последовательности информационных символов. Одна из них получается, если линия работает в режиме «классического» разнесения, а другая - когда линия работает в режиме разнесенного кодирования. Тот или иной режим выбирается вторым блоком управления 21. Для этого определяются уровни принятых антенной сигналов в обоих частотно-разнесенных каналах (на несущих частотах ₃ и ₄) с помощью первого 8 и второго 9 амплитудных детекторов. Далее выходные сигналы обоих детекторов в первом 10 и втором 11 аналого-цифровых преобразователях преобразуются в цифровую форму. Во втором блоке управления их уровни сравниваются с заранее известными соотношениями, определяющими, при каких значениях уровней более помехоустойчиво (т.е. обеспечивает меньшую вероятность ошибки) использование «классического» разнесения, а при каких значениях уровней более помехоустойчиво разнесенное кодирование.

В соответствии с этим второй блок управления 21 по служебным каналам обоих передатчиков передает управляющий сигнал на противоположную станцию, где расположенный там первый блок управления с помощью первого коммутатора переключает работу в соответствующий режим. Одновременно с этим тот же управляющий сигнал переключает второй коммутатор 15 данной станции в такой же режим. Если на противоположной станции в текущий момент используется «классическое» разнесении, то второй коммутатор данной станции на свой выход подключает сигнал с блока комбинирования 19. Если на противоположной станции используется разнесенное кодирование, то второй коммутатор подключает сигнал с блока декодирования 7. Поскольку во втором сдвиговом регистре 6 временная задержка, возникшая при декодировании, выравнивается, то в выходной информационной последовательности S_OUT не возникает ни перерывов, ни наложений, а в каждый текущий момент используется более помехоустойчивый метод передачи.

Блоки формирователя проверочной части 18 работают следующим образом. Все блоки FIFO («first input - first output», «первый вошел - первый вышел», работа которых описана, например, в книге: Шевкопляс Б.В., Микропроцессорные структуры. Инженерные решения: справочник. - М.: Радио и связь, 1990) работают, как сдвиговые регистры с последовательным вводом и выводов символов, причем ввод и вывод управляются разными последовательностями тактовых импульсов и могут осуществляться с разной скоростью. Символы вводятся последовательно и выводятся в той же последовательности, в которой вводились. Если объем регистра заполнен символами полностью, то выводится сигнал, говорящий о полном заполнении.

Информационные символы вводятся в первый блок FIFO 25 со скоростью, определяемой частотой F₁ тактовых импульсов S _T. Выводятся они с частотой F₂, с которой следуют тактовые импульсы, которые вырабатываются третьим тактовым генератором 23. Частота F₂ значительно больше, чем частота F ₁. Размер памяти первого блока FIFO 25 в точности равен k. Таким образом, в память первого блока FIFO в точности помещается одна группа информационных символов. После этого первый блок FIFO передает сигнал на третий блок управления 24 о заполнении своей памяти. Затем третий блок управления направляет на его вход управления считыванием первого блока FIFO k импульсов частоты F₂, которые быстро освобождают память FIFO, пока существенно медленнее в нее начинают записываться первые символы следующей группы.

Считываемые с первого блока FIFO символы направляются на вход кодера 22, где обрабатываются с тактовой частотой F₂. Одновременно третий блок управления направляет на кодер сигнал о начале обработки. Когда обработка в кодере закончена, он выдает третьему блоку управления сигнал об этом и начинает выводить на свой выход полученную проверочную последовательность с частотой F₂.

Эта проверочная последовательность начинает записываться во второй блок FIFO 26 с частотой F ₂, с помощью сигнала с блока управления, направляемого на вход управления записью. Считывание из блока FIFO производится с частотой F₁, непрерывно поступающей с третьего блока управления. Когда считывается последний символ текущей проверочной группы, в памяти второго блока FIFO оказываются записаны все проверочные символы последующей группы, таким образом, и запись информационных символов в формирователь проверочной части, и вывод из него символов проверочной части осуществляется со скоростью F₁ непрерывным потоком без разрывов. Внутренняя обработка с более высокой скоростью F₂ необходима для того, чтобы появились необходимые дополнительные временные интервалы, требуемые для обработки последовательности в кодере. Третий блок управления вырабатывает также импульсы для цикловой синхронизации, передаваемые на противоположную станцию и указывающие на границы формируемых групп символов.

Блок декодирования 7 работает следующим образом. Потоки символов S₁ и S₂ с первого и второго приемников одновременно поступают на входы третьего 28 и четвертого 29 блоков FIFO, где записываются со скоростью F₁. Тактовые импульсы этой скорости вырабатываются четвертым блоком управления 31 на основе сигналов S₃ со второго тактового генератора 12. Границы групп определяются на основе сигнала S₄ со второго тактового генератора 13. Объем памяти третьего и четвертого блоков FIFO значительно больше, чем k.

Когда появляется сигнал цикловой синхронизации, начинается считывание k символов сначала с третьего блока FIFO, а после сразу же после окончания этого считывания начинается считывание k символов с четвертого блока FIFO. Считывание производится со скоростью F₃ значительно большей, чем скорость F₁. Тактовые импульсы этой частоты F ₃ вырабатываются четвертым тактовым генератором 33. Для этого третий коммутатор 27 на основе управляющего сигнала с четвертого блока управления сначала подключает на свой выход выходной сигнал третьего блока FIFO, а после этого - выходной сигнал четвертого блока FIFO.

Сформированная таким образом последовательность из информационной и проверочной частей поступает на декодер 32, который осуществляет ее блочной декодирование по управляющему сигналу с четвертого блока управления. После декодирования и исключения части ошибок сигнал с частотой F₃ поступает на вход пятого блока FIFO 30. Считывается с него он с частотой вновь равной F₁ и подается на выход блока декодирования. Таким образом, как на вход блока декодирования, так и с его выхода символы следуют непрерывно с частотой F₁. Большая частота F₃ с которой осуществляется внутренняя обработка, так же, как и в формирователе проверочной части, необходима для того, чтобы имелись интервалы времени, требуемые для работы алгоритма декодирования.

Принцип работы заявляемой двухсторонней линии связи заключается в следующем. Каждая из станций постоянно оценивает уровни сигналов приходящих по обоим каналам частотно-разнесенных сигналов, тем самым определяется текущее состояние каналов передачи. Заранее известно, при каком соотношении уровней обеспечивается большая помехоустойчивость (меньшая вероятность ошибки) при использовании «классического» разнесения, когда по обоим каналам передается одна и та же копия информационного сигнала, и при использовании разнесенного кодирования, когда информационная последовательность символов дополнительно кодируется, и по одному каналу разнесения передается исходная последовательность, а по другому каналу - полученная кодированием проверочная последовательность символов.

Используется известный факт (см., например, кн.: Б.Скляр. Цифровая связь. Теоретические основы и практическое применение. - М.: Изд. дом «Вильямс», 2003), что методы кодирования весьма эффективны для устранения ошибок при относительно больших уровнях сигналов, и позволяют значительно улучшить помехоустойчивость передачи. Если же уровень сигналов невелик, то положительный эффект от кодирования мал и стремится к нулю.

С другой стороны, использование «классического» разнесения позволяет в меньшей степени улучшить помехоустойчивость передачи и уменьшить вероятность ошибки, чем использование кодирования. Но «классическое» разнесение позволяет улучшить качество передачи независимо от уровней принимаемых сигналов. Таким образом, существуют «граничные» соотношения уровней сигналов, определяющие области преимущества того и другого метода. Эти области определяются из следующих соотношений (см. указанную книгу Б.Скляра):

Например, для модуляции BPSK средняя вероятность ошибки определяется, как:

где - отношение «сигнал/шум». Для методов линейного и оптимального сложения при отношениях «сигнал/шум» ₁ и ₂ в каналах и одинаковой в каналах мощности тепловых шумов, оно равно, соответственно:

, .

При разнесенном кодировании средняя вероятность ошибки равна

,

где P₁ и Р₂ равны, соответственно:

,

а величина Р определяется из формулы (1) подстановкой туда ₁ или ₂.

Дополнительное кодирование производится блочным методом, причем проверочная часть формируется одинаковой длины с информационной частью. При этом группа информационных символов и соответствующая ей группа проверочных символов той же длины передаются синхронно по двум каналам разнесения.

На каждой из станций для передачи постоянно и одновременно формируются сигналы по обоим методам. На основе сравнения принятых уровней сигналов на конкретной станции (например, станции А) принимается решение, какой из этих двух методов при передаче с противоположной станции В имеет преимущества. Эта управляющая информация по обратному служебному каналу передается назад на станцию В. На ее основе первый коммутатор 14 станции В подключает один из сформированных сигналов по методу, который в данный момент имеет преимущества. Одновременно на станции А второй коммутатор 15 также подключает на выход сигнал либо после блока декодирования, либо после блока комбинирования в зависимости от выбранного метода передачи.

Сравнение помехоустойчивости производится постоянно. Если в результате изменения условий распространения соотношение уровней изменилось в сторону преимущества другого метода, то оба коммутатора на обеих станциях переключаются и по линии передачи идут сигналы, сформированные другим методом. Аналогично после анализа уровней сигналов, принятых на станции В, производится управление передачей разнесенных сигналов со станции А.

Использование внутренних частот F ₂ и F₃, значительно больших, чем частота следования передаваемых символов F₁, позволяет получить дополнительные промежутки времени, необходимые для осуществления процедур кодирования и декодирования.

Таким образом, использование предлагаемой двухсторонней адаптивной линии передачи разнесенных сигналов позволяет повысить помехоустойчивость передачи информации и расширить диапазон работы при частотном разнесении.

Двухсторонняя адаптивная линия передачи разнесенных сигналов, состоящая из двух однотипных станций на каждой стороне двухсторонней линии и содержащая в каждой станции первый и второй передатчики, приемопередающую антенну, первый и второй приемники, первый и второй сдвиговые регистры, первый и второй тактовые генераторы, первый амплитудный детектор, кодер и декодер, отличающаяся тем, что в нее введены в каждую станцию первый, второй и третий коммутаторы, первый, второй, третий и четвертый блоки управления, третий и четвертый тактовые генераторы, первый, второй, третий, четвертый и пятый блоки FIFO, разделительный фильтр, формирователь проверочной части, второй амплитудный детектор, первый и второй аналого-цифровые преобразователи, блок декодирования и блок комбинирования, при этом приемопередающий выход разделительного фильтра подключен к приемопередающей антенне, передающие входы соединены с выходами первого и второго передатчиков, первый приемный выход подключен ко входам первого приемника и первого амплитудного детектора, а второй приемный выход - ко входам второго приемника и второго амплитудного детектора, выходы первого и второго амплитудных детекторов через соответственно первый и второй аналого-цифровые преобразователи соединены со входами второго блока управления, а его выход - с управляющим входом второго коммутатора и со входами служебных каналов первого и второго передатчиков, сигнальный вход устройства подключен к сигнальным входам первого передатчика, первого сдвигового регистра и формирователя проверочной части, тактовый вход устройства подключен к тактовым входам первого и второго передатчиков, первого сдвигового регистра и формирователя проверочной части, сигнальные входы первого коммутатора соединены с выходом первого сдвигового регистра и сигнальным выходом формирователя проверочной части, а управляющий вход первого коммутатора - с выходом первого блока управления, выход первого коммутатора соединен с сигнальным входом второго передатчика, тактовый выход формирователя проверочной части подключен к входам цикловой синхронизации первого и второго передатчиков, служебные выходы первого и второго приемников соединены со входами первого блока управления, тактовые выходы первого и второго приемников соединены со входами первого тактового генератора, а его выход - с тактовыми входами второго сдвигового регистра и блока декодирования, выходы цикловой синхронизации первого и второго приемников соединены со входами второго тактового генератора, а его выход - с цикловым входом блока декодирования, сигнальный выход первого приемника соединен с одним из входов блока комбинирования и одним из сигнальных входов блока декодирования, сигнальный выход второго приемника соединен с другим сигнальным входом блока декодирования и с одним из входов блока комбинирования, а его выход - с сигнальным входом второго сдвигового регистра, входы второго коммутатора соединены с выходом второго сдвигового регистра и выходом блока декодирования, при этом сигнальный вход формирователя проверочной части соединен с сигнальным входом первого блока FIFO, его первый выход - с сигнальным входом кодера, первый выход которого соединен с сигнальным входом второго блока FIFO, а его выход - с сигнальным выходом формирователя проверочной части, выход третьего тактового генератора подключен к тактовым входам третьего блока управления и кодера, тактовый вход формирователя проверочной части соединен с другим тактовым входом третьего блока управления, входы записи и считывания первого и второго блоков FIFO и вход запуска кодера соединены с выходами третьего блока управления, другие выходы первого блока FIFO и кодера - со входами третьего блока управления, а его тактовый выход - с тактовым выходом формирователя проверочной части, сигнальные входы блока декодирования подключены к сигнальным входам третьего и четвертого блоков FIFO, а их выходы - к сигнальным входам третьего коммутатора, вход цикловой синхронизации блока декодирования соединен с одним из входов четвертого блока управления, а вход тактовой синхронизации блока декодирования - с другим входом четвертого блока управления, третьего и четвертого блоков FIFO, выход четвертого тактового генератора подключен к третьему входу четвертого блока управления и тактовому входу декодера, выходы четвертого блока управления соединены с управляющими входами третьего и четвертого блоков FIFO, третьего коммутатора, декодера и двумя управляющими входами пятого блока FIFO, выход третьего коммутатора через последовательно соединенные декодер и пятый блок FIFO подключен к выходу блока декодирования.