Передатчик дифференциальных сигналов стандарта lvds
Полезная модель относится к области микроэлектроники и связи, предназначена для использования в качестве функционального блока заказных интегральных микросхем или в виде самостоятельной специализированной микросхемы для организации высокоскоростного канала передачи данных между интегральными микросхемами, используя стандарт передачи сигналов LVDS (Low Voltage Differential Signaling) при пониженном напряжении питания (1,8 В). Передатчик дифференциальных сигналов стандарта lvds содержит первый и второй входы передатчика, шину питания, шину земли, первый и второй выходы передатчика, первое, второе, третье и четвертое токовые зеркала, первый и второй транзисторы с каналом N-типа, третий и четвертый транзисторы с каналом Р-типа, первый и второй источники тока, третий и четвертый источники тока управляемые напряжением, блок выделения фронтов входных сигналов, имеющий два входа и два выхода. Первое и второе токовые зеркала соединены с шиной питания, их входы соответственно соединены со стоками первого и второго транзисторов. Выход первого токового зеркала соединен с выходом третьего токового зеркала и с первым выходом передатчика. Выход второго токового зеркала соединен с выходом четвертого токового зеркала и вторым выходом передатчика. Третье и четвертое токовые зеркала соединены с шиной земли, их входы соответственно соединены со стоками третьего и четвертого транзисторов, а выходы соединены с выходами первого и второго токовых зеркал. Первый источник тока соединен с шиной земли и истоками первого и второго транзисторов. Второй источник тока соединен с шиной питания и истоками третьего и четвертого транзисторов. Затворы первого и третьего транзисторов соединены с первым входом передатчика. Затворы второго и четвертого транзисторов соединены со вторым входом передатчика. Третий источник тока, управляемый напряжением, подключен к шине земли и соединен с истоками первого и второго транзисторов, управляющий вход третьего источника тока соединен с первым выходом блока выделения фронтов входных сигналов. Четвертый источник тока, управляемый напряжением, подключен к шине питания и соединен с истоками третьего и четвертого транзисторов, управляющий вход четвертого источника тока соединен со вторым выходом блока выделения фронтов входных сигналов. Первый и второй входы блока выделения фронтов входных сигналов являются, соответственно, первым и вторым входами передатчика.
Полезная модель относится к области микроэлектроники и связи, предназначена для использования в качестве функционального блока заказных интегральных микросхем или в виде самостоятельной специализированной микросхемы для организации высокоскоростного канала передачи данных между интегральными микросхемами, используя стандарт передачи сигналов LVDS (Low Voltage Differential Signaling).
Известен высокоскоростной LVDS передатчик (патент US 7579874 В2 МПК Н03К 17/16, опубликованный 25.08.09), содержащий два входа передатчика, шину питания, шину земли, два выхода передатчика, два основных источника тока, два форсирующих источника тока, восемь транзисторов, блок формирования сигналов форсирования, при этом, первый основной и первый форсирующий источники тока подключены к шине питания и к истокам первого, второго, третьего и четвертого транзисторов, второй основной и второй форсирующий источники тока, подключены к шине земли и к истокам пятого, шестого, седьмого и восьмого транзисторов, стоки первого, второго, пятого и шестого транзисторов соединены с первым выходом передатчика, стоки третьего, четвертого, седьмого и восьмого транзисторов соединены со вторым выходом передатчика, затворы первого и пятого транзисторов подключены к первому входу передатчика, затворы третьего и седьмого транзисторов подключены ко второму входу передатчика, затворы второго, четвертого, шестого и восьмого транзисторов подключены к блоку формирования сигналов форсирования.
Основным недостатком этого передатчика является невозможность его использования при работе с напряжением питания менее 2,5 В. Причина состоит в том, что по стандарту LVDS высокий уровень выходного сигнала составляет 1,475 В независимо от питающего напряжения, следовательно, для напряжения питания 1,8 В±10%, динамический диапазон работы первого основного источника тока и первого транзистора, вместе взятых не должен превышать 0,195 В при токе 3,5 мА, что требует очень большой площади кристалла.
Наиболее близким к предлагаемому техническому решению являет передатчик дифференциальных сигналов стандарта LVDS, позволяющий работать с напряжением питания 1,8 В (US 7675330 В2 МПК Н03В 1/00 опубликованный 09.03.10), содержащий первый и второй входы передатчика, шину питания, шину земли, первый и второй выходы передатчика, первое, второе, третье и четвертое токовые зеркала, первый и второй транзисторы с каналом N-типа, третий и четвертый транзисторы с каналом Р-типа, первый и второй источники тока. Первое и второе токовые зеркала соединены с шиной питания, их входы соединены соответственно со стоками первого и второго транзисторов, выход первого токового зеркала соединен с выходом третьего токового зеркала и с первым выходом передатчика, выход второго токового зеркала соединен с выходом четвертого токового зеркала и вторым выходом передатчика, третье и четвертое токовые зеркала соединены с шиной земли, их входы соединены соответственно со стоками третьего и четвертого транзисторов, а выходы соединены соответственно с выходами первого и второго токовых зеркал, первый источник тока соединен с шиной земли и истоками первого и второго транзисторов, второй источник тока соединен с шиной питания и истоками третьего и четвертого транзисторов, затворы первого и третьего транзисторов соединены с первым входом передатчика, затворы второго и четвертого транзисторов соединены со вторым входом передатчика.
Недостатком этого передатчика является большое время переключения выходного сигнала при работе на линию связи, паразитная емкость которой превышает величину 5-10 пФ. Причиной большого времени переключения является то, что потребляемый передатчиком ток в любой момент времени одинаков и составляет 3,5 мА. Такой ток обеспечивает требуемые стандартом уровни логического нуля и единицы на выходах передатчика. Однако, в момент коммутации требуется выполнить перезаряд паразитной емкости линии связи. Длительность процесса перезаряда определяется током, который пропускают через себя первое и четвертое или второе и третье токовые зеркала, поэтому независимо от характеристик элементов структуры передатчика, время переключения выходного сигнала будет ограничено величиной паразитной емкости линии связи.
Задачей полезной модели является создание передатчика дифференциальных сигналов стандарта LVDS с малым временем переключения выходных сигналов при пониженном напряжении питания (1,8 В).
Описанный технический результат достигается тем, что в передатчик дифференциальных сигналов стандарта LVDS, содержащий первый и второй входы передатчика, шину питания, шину земли, первый и второй выходы передатчика, первое, второе, третье и четвертое токовые зеркала, первый и второй транзисторы с каналом N-типа, третий и четвертый транзисторы с каналом Р-типа, первый и второй источники тока, при этом, первое и второе токовые зеркала соединены с шиной питания, их входы соединены соответственно со стоками первого и второго транзисторов, выход первого токового зеркала соединен с выходом третьего токового зеркала и с первым выходом передатчика, выход второго токового зеркала соединен с выходом четвертого токового зеркала и вторым выходом передатчика, третье и четвертое токовые зеркала соединены с шиной земли, их входы соединены соответственно со стоками третьего и четвертого транзисторов, а выходы соединены с выходами первого и второго токовых зеркал, первый источник тока соединен с шиной земли и истоками первого и второго транзисторов, второй источник тока соединен с шиной питания и истоками третьего и четвертого транзисторов, затворы первого и третьего транзисторов соединены с первым входом передатчика, затворы второго и четвертого транзисторов соединены со вторым входом передатчика, введены: третий и четвертый источники тока, управляемые напряжением, блок выделения фронтов входных сигналов, имеющий два входа и два выхода, причем третий источник тока подключен к шине земли и соединен с истоками первого и второго транзисторов, управляющий вход третьего источника тока соединен с первым выходом блока выделения фронтов входных сигналов, четвертый источник тока, подключен к шине питания и соединен с истоками третьего и четвертого транзисторов, управляющий вход четвертого источника тока соединен со вторым выходом блока выделения фронтов входных сигналов, первый и второй входы блока выделения фронтов входных сигналов являются, соответственно, первым и вторым входами передатчика.
Сущность предлагаемого технического решения иллюстрируется графическими материалами, на которых представлено следующее:
фиг 1. - схема передатчика дифференциальных сигналов стандарта LVDS с малым временем переключения выходных сигналов при пониженном напряжении питания, подключенного через линию связи к приемнику сигналов стандарта LVDS, где: 1 - первый вход передатчика; 2 - второй вход передатчика; 3 - шина питания; 4 - шина земли; 5 - первый выход передатчика; 6 - второй выход передатчика; 7 - первое токовое зеркало; 8 - второе токовое зеркало: 9 - третье токовое зеркало; 10 - четвертое токовое зеркало; 11 - первый транзистор с каналом N-типа; 12 - второй транзистор с каналом N-типа; 13 - третий транзистор с каналом Р-типа; 14 - четвертый транзистор с каналом Р-типа; 15 - первый источник тока; 16 - второй источник тока; 17 - третий источник тока, управляемый напряжением; 18 - четвертый источник тока, управляемый напряжением; 19 - блок выделения фронтов входных сигналов; 20 - первый паразитный конденсатор линии связи; 21 - второй паразитный конденсатор линии связи; 22 - терминирующий резистор, входящий в состав приемника;
фиг 2. - временные диаграммы работы передатчика дифференциальных сигналов стандарта LVDS с малым временем переключения выходных сигналов при пониженном напряжении питания, где: Uвx1 - входной сигнал, подаваемый на первый вход передатчика; Uвx2 - входной сигнал, подаваемый на второй вход передатчика; I1 - ток, протекающий через управляющие входы токовых зеркал; Uвых1 - выходной сигнал на первом выходе передатчика; Uвых2 - выходной сигнал на втором выходе передатчика;
фиг 3. - одна из возможных принципиальных схем, реализующих заявляемое устройство, где: INN - первый вход передатчика; INP - второй вход передатчика; VCC - шина питания; gnd - шина земли; OUTP - первый выход передатчика; OUTN - второй выход передатчика; МР1, МР2 - транзисторы, входящие в состав первого токового зеркала; МР3, МР4 - транзисторы, входящие в состав второго токового зеркала; MN1, MN2 - транзисторы, входящие в состав третьего токового зеркала; МР3, МР4 - транзисторы, входящие в состав четвертого токового зеркала; MN7 - первый транзистор; MN5 - второй транзистор; МР7 - третий транзистор; МР8 - четвертый транзистор; I2 - первый источник тока; I1 - второй источник тока; MN8, MN9, MN10, МР6, МР8, МР9, МР10, I3 - элементы, входящие в состав третьего источника тока, управляемого напряжением; MN6, MN9, MN10, МР9, МР10, I3 - элементы, входящие в состав четвертого источника тока, управляемого напряжением; I5 - блок выделения фронтов входных сигналов;
фиг 4. - результаты моделирования работы заявляемого передатчика, подтверждающие достижение технического результата, где сплошными линями изображены выходные сигналы в заявляемом передатчике, а пунктирными линиями изображены выходные сигналы в передатчике-прототипе.
Передатчик дифференциальных сигналов стандарта LVDS (фиг 1) содержит первый и второй входы 1, 2 передатчика, шину 3 питания, шину 4 земли, первый и второй выходы 5, 6 передатчика, токовые зеркала 7-10, первый и второй транзисторы 11, 12 с каналом N-типа, третий и четвертый транзисторы 13, 14 с каналом Р-типа, первый и второй источники тока 15, 16, третий и четвертый источники тока 17, 18, управляемые напряжением, блок 19 выделения фронтов входных сигналов, имеющий два входа и два выхода, при этом, первое и второе токовые зеркала 7, 8 соединены с шиной 3 питания, их входы соответственно соединены со стоками первого и второго транзисторов 11, 12, выход первого токового зеркала 7 соединен с выходом третьего токового зеркала 9 и с первым выходом 5 передатчика, выход второго токового зеркала 8 соединен с выходом четвертого токового зеркала 10 и вторым выходом 6 передатчика, третье и четвертое токовые зеркала 9, 10 соединены с шиной 4 земли, их входы соответственно соединены со стоками третьего и четвертого транзисторов 13, 14, а выходы соответственно соединены с выходами первого и второго токовых зеркал 7, 8, первый источник тока 15 соединен с шиной земли 4 и истоками первого и второго транзисторов 11, 12, второй источник тока 16 соединен с шиной питания 3 и истоками третьего и четвертого транзисторов 13, 14, затворы первого и третьего транзисторов 11, 13 соединены с первым входом 1 передатчика, затворы второго и четвертого транзисторов 12, 14 соединены со вторым входом 2 передатчика, третий источник тока 17, управляемый напряжением, соединен с шиной земли 4 и подключен к истоками первого и второго транзисторов 11, 12, управляющий вход третьего источника тока 17 соединен с первым выходом блока 19 выделения фронтов входных сигналов, четвертый источник тока 18, управляемый напряжением, подключен к шине питания 3 и соединен с истоками третьего и четвертого транзисторов 13, 14, управляющий вход четвертого источника тока 18 соединен со вторым выходом блока 19 выделения фронтов входных сигналов, первый и второй входы блока 19 выделения фронтов входных сигналов являются, соответственно, первым и вторым входами 1, 2 передатчика.
Заявляемое устройство работает следующим образом. На входы 1 и 2 передатчика (см фиг 1) подают входные сигналы для передачи логического нуля, напряжение на входе 1 близко к напряжению питания, а на входе 2 к нулю. Форма входных сигналов изображена на фиг 2, сигнал, поданный на вход 1, обозначен как UВх1, а сигнал, поданный на вход 2, обозначен как UВх2. Сигнал с первого входа 1 передатчика поступает на затворы транзисторов 11 и 13, при этом транзистор 11 переходит в открытое состояние, так как имеет канал N-типа, а транзистор 13 переходит в закрытое состояние, так как имеет канал Р-типа. Сигнал со второго входа 2 передатчика поступает на затворы транзисторов 12 и 14, при этом транзистор 12 закрывается, а транзистор 14 открывается. Одновременно с этим сигналы со входов 1 и 2 передатчика поступают на входы блока 19 выделения фронтов входных сигналов. Потенциал на выходах блока 19 равен нулю, поскольку входные сигналы не изменялись. В результате образуется три пути протекания тока от шины 3 питания к шине 4 земли: через источник тока 16, открытый транзистор 14 и управляющий вход токового зеркала 10; через управляющий вход токового зеркала 7, транзистор 11 и источник тока 15; через токовое зеркало 7, первый выход 5 передатчика, через линию связи, терминирующий резистор 22 в приемнике, линию связи, второй выход 6 передатчика, токовое зеркало 10. При этом, на терминирующем резисторе 22 номиналом 100 Ом создается падение напряжения 350 мВ, потенциал на выходе 1 равен 1,075 В, потенциал на выходе 2 равен 1,425 В, что соответствует требованиям стандарта LVDS. Форма выходных сигналов изображена на фиг 2, сигнал на выходе 1, обозначен как UВых1, а сигнал на выходе 2, обозначен как UВых2.
Для перевода передатчика в состояние передачи логической единицы на вход 1 подается сигнал, близкий к нулю, а на вход 2 подается сигнал, близкий к единице (см временные диаграммы UВx1 , UВх2 на фиг 2). Сигнал со входа 1 передатчика поступает на затворы транзисторов 11 и 13, при этом транзистор 11 переходит в закрытое состояние, а транзистор 13 переходит в открытое состояние, сигнал со входа 2 передатчика поступает на затворы транзисторов 12 и 14, при этом транзистор 12 открывается, а транзистор 14 закрывается. Одновременно с этим сигналы со входов 1 и 2 передатчика поступают на входы блока 19 выделения фронтов входных сигналов. Потенциал на выходах блока 19 выделения фронтов входных сигналов равен напряжению питания, поскольку сигнал на входе 2 изменился из низкого уровня в высокий. В результате образуется три пути протекания тока от шины 3 питания к шине 4 земли: через источники тока 16 и 18, открытый транзистор 13 и управляющий вход токового зеркала 9; через управляющий вход токового зеркала 8, транзистор 12 и источники тока 15 и 17; через токовое зеркало 8, второй выход 6 передатчика, через линию связи, терминирующий резистор 22 в приемнике, линию связи, первый выход 5 передатчика, токовое зеркало 9. Так как источники тока 17 и 18 оказались включенными, ток, протекающий через терминирующий резистор 22, (см. временную диаграмму I1 на фиг.2) больше, чем в передатчике-прототипе, из-за этого ток перезаряда паразитных конденсаторов 20 и 21 больше, чем в прототипе, а время перезаряда, соответственно, меньше.
После завершения процесса перезаряда паразитных конденсаторов 20, 21 линии связи, сигналы на выходах блока 19 выделения фронтов входных сигналов переходят в состояние низкого потенциала. Из-за этого источники тока 17 и 18 выключаются и пути протекания тока от шины 3 питания к шине 4 земли становятся следующими: через источники тока 16 и 18, открытый транзистор 13 и управляющий вход токового зеркала 9; через управляющий вход токового зеркала 8, транзистор 12 и источники тока 15 и 17; через токовое зеркало 8, второй выход 6 передатчика, через линию связи, терминирующий резистор 22 в приемнике, линию связи, первый выход 5 передатчика, токовое зеркало 9. На терминирующем резисторе 22 номиналом 100 Ом создается падение напряжения - 350 мВ, потенциал на выходе 1 равен 1,425 В, потенциал на выходе 2 равен 1,075 В, что соответствует требованиям стандарта LVDS.
На фиг 3. приведена одна из возможных принципиальных схем, реализующая заявляемый передатчик с помощью КМОП технологии Cadence GPDK с минимальной длиной канала транзистора 180 нм. Все элементы предлагаемой принципиальной схемы являются технически реализуемыми. Выполнено моделирование передатчика-прототипа и заявляемого устройства с помощью САПР Cadence Virtuoso. Было проведено моделирование передачи данных с битовым интервалом 1 нс, что соответствует частоте передачи 1 ГГц. Временные диаграммы выходных сигналов передатчика-прототипа (пунктирные линии) и заявляемого устройства (сплошные линии) приведены на фиг 4. Из временных диаграмм видно, что скорость нарастания сигналов в заявляемом устройстве больше, чем в прототипе, следовательно время переключения в заявляемом устройств меньше, чем в прототипе. Для численного сравнения временных характеристик прототипа и заявляемого устройства выполнен отдельный опыт: измерено время нарастания выходных сигналов между уровнями 10% и 90% от диапазона переключения (1,075-1,425 В). Время переключения в заявляемом передатчике составляет 298 пс, в передатчике-прототипе 1270 пс, следовательно, время переключения заявляемого устройства более чем в 4 раза меньше, чем у устройства-прототипа.
Таким образом, заявляемый передатчик отвечает требованиям промышленной реализуемости и обеспечивает при малом напряжении питания существенно меньшее время переключения выходных сигналов по сравнению с известными аналогами. Это позволяет передавать данные в несколько раз быстрее, чем при использовании прототипа.
Передатчик дифференциальных сигналов стандарта LVDS, содержащий первый и второй входы передатчика, шину питания, шину земли, первый и второй выходы передатчика, первое, второе, третье и четвертое токовые зеркала, первый и второй транзисторы с каналом N-типа, третий и четвертый транзисторы с каналом Р-типа, первый и второй источники тока, первое и второе токовые зеркала соединены с шиной питания, их входы соответственно соединены со стоками первого и второго транзисторов, выход первого токового зеркала соединен с выходом третьего токового зеркала и с первым выходом передатчика, выход второго токового зеркала соединен с выходом четвертого токового зеркала и вторым выходом передатчика, третье и четвертое токовые зеркала соединены с шиной земли, их входы соответственно соединены со стоками третьего и четвертого транзисторов, а выходы соединены с выходами первого и второго токовых зеркал, первый источник тока соединен с шиной земли и истоками первого и второго транзисторов, второй источник тока соединен с шиной питания и истоками третьего и четвертого транзисторов, затворы первого и третьего транзисторов соединены с первым входом передатчика, затворы второго и четвертого транзисторов соединены со вторым входом передатчика, отличающийся тем, что в него дополнительно введены третий и четвертый источники тока, управляемые напряжением, блок выделения фронтов входных сигналов, имеющий два входа и два выхода, причем третий источник тока подключен к шине земли и соединен с истоками первого и второго транзисторов, управляющий вход третьего источника тока соединен с первым выходом блока выделения фронтов входных сигналов, четвертый источник тока подключен к шине питания и соединен с истоками третьего и четвертого транзисторов, управляющий вход четвертого источника тока соединен со вторым выходом блока выделения фронтов входных сигналов, первый и второй входы блока выделения фронтов входных сигналов являются, соответственно, первым и вторым входами передатчика.
