Преобразователь кода
Полезная модель относится к вычислительной технике и может быть использована в системах передачи информации. Преобразователь кода содержит первый и второй счетчики, сдвиговый регистр, генератор опорной частоты, дешифратор, модуль упаковки информации, первое и второе ОЗУ, модуль управления. Выход генератора опорной частоты соединен со входом первого счетчика, первый выход которого соединен шиной с дешифратором, первый выход дешифратора шиной соединен с первым входом модуля упаковки информации, ко второму входу подключена шина данных, являющаяся первым входом преобразователя кода, второй выход дешифратора соединен с первым входом сдвигового регистра. Выход сдвигового регистра подключен к входу первого ОЗУ, третий выход дешифратора подключен к входу второго счетчика, второй выход первого счетчика соединен со вторым входом сдвигового регистра, третий вход сдвигового регистра подключен к выходу модуля упаковки информации. Выход первого ОЗУ шиной подключен к первым выходам первого и второго ОЗУ и является выходом преобразователя кода. Первый выход модуля управления соединен шиной со вторым входом первого ОЗУ, второй выход модуля управления подключен шиной к входу второго ОЗУ, первый вход модуля управления соединен с шиной адреса и является вторым входом преобразователя кода, ко второму входу модуля управления шиной подключен выход второго счетчика. Для достижения возможности самоконтроля преобразователя при формировании и передаче кодовых посылок в него введены третье ОЗУ, второй сдвиговый регистр, второй модуль упаковки информации, второй дешифратор и третий счетчик. Вход второго дешифратора подключен к шине адреса, а выход ко второму входу третьего ОЗУ, к первому входу третьего ОЗУ подключен третий вход преобразователя. К третьему входу ОЗУ подключен первый выход третьего счетчика, к входу которого подключен генератор опорной частоты. Выход третьего ОЗУ подключен шиной к первому входу второго сдвигового регистра, а ко второму входу второго сдвигового регистра подключен второй выход третьего счетчика. Выход второго сдвигового регистра соединен с входом второго модуля управления информации, выход которого соединен шиной с первым входом преобразователя.
Полезная модель относится к вычислительной технике и может быть использована в системах передачи информации.
Известен «Преобразователь кода» (RU 2282306 С1 опубл. 20.08.2006 г.) содержащий счетный триггер, шину разрешения преобразования, шину тактовых импульсов, входную и выходную информационные шины, регистр сдвига, шину питания, два элемента И-НЕ, элемент ИЛИ, элемент ИЛИ-НЕ, инвертор, мажоритарный элемент и шину выходных тактовых импульсов. R-вход счетного триггера подключен к шине разрешения преобразования и к первому и второму входам элементов ИЛИ-НЕ и ИЛИ соответственно. Выход элемента ИЛИ-НЕ соединен с выходной информационной шиной, а второй вход - с прямым выходом счетного триггера, тактовый вход которого подключен к первому входу элемента ИЛИ, к первому входу и выходу мажоритарного элемента и к шине выходных тактовых импульсов. Второй вход мажоритарного элемента соединен с шиной тактовых импульсов и С-входом регистра сдвига, D-вход которого подключен к шине питания, а R-вход - к выходу элемента ИЛИ. Выход первого и третьего разрядов регистра сдвига соединены с первым входом первого элемента ИЛИ-НЕ и входом инвертора соответственно. Второй вход первого элемента ИЛИ-НЕ соединен с входной информационной шиной, а выход - с первым входом второго элемента ИЛИ-НЕ, второй вход которого подключен к выходу инвертора. Выход второго элемента ИЛИ-НЕ соединен с третьим входом мажоритарного элемента.
Наиболее близким к предлагаемой полезной модели является «Преобразователь кода» (RU 75116 опубл. 20.07.2008 г.), содержащий первый счетчик и сдвиговый регистр, генератор опорной частоты, дешифратор, модуль упаковки информации, второй счетчик, первое ОЗУ, модуль управления, второе ОЗУ, причем выход генератора опорной частоты соединен со входом первого счетчика, первый выход первого счетчика подключен ко входу дешифратора, первый выход которого соединен шиной с первым входом модуля упаковки информации, ко второму входу которого подключена шина данных, второй выход дешифратора соединен с первым входом сдвигового регистра, выход сдвигового регистра подключен ко входу первого ОЗУ, третий выход дешифратора подключен ко входу второго счетчика, второй выход первого счетчика соединен со вторым входом сдвигового регистра, третий вход сдвигового регистра подключен к выходу модуля упаковки информации, кроме того выход первого ОЗУ шиной подключен к выходу второго ОЗУ и является выходом преобразователя кода, а первый выход модуля управления соединен шиной со вторым входом первого ОЗУ, второй выход модуля управления подключен шиной к входу второго ОЗУ, первый вход модуля управления соединен с шиной адреса, а ко второму входу модуля управления шиной подключен выход второго счетчика.
Недостатками известных устройств является невозможность самоконтроля преобразователя при формировании и передаче кодовых посылок по мультиканальной шине данных.
Технический результат предлагаемого преобразователя кода заключается в достижении возможности самоконтроля преобразователя при формировании и передаче кодовых посылок.
Сущность предлагаемой полезной модели состоит в том, что преобразователь кода содержит первый и второй счетчики, сдвиговый регистр, генератор опорной частоты, дешифратор, модуль упаковки информации, первое и второе ОЗУ, модуль управления. Выход генератора опорной частоты соединен со входом первого счетчика, первый выход которого соединен шиной с дешифратором, первый выход дешифратора шиной соединен с первым входом модуля упаковки информации, ко второму входу подключена шина данных, являющаяся первым входом преобразователя кода, второй выход дешифратора соединен с первым входом сдвигового регистра. Выход сдвигового регистра шиной подключен к первым входам первого и второго ОЗУ, третий выход дешифратора подключен ко входу второго счетчика, второй выход первого счетчика соединен со вторым входом сдвигового регистра, третий вход сдвигового регистра подключен к выходу модуля упаковки информации. Выход первого ОЗУ шиной подключен к выходу второго ОЗУ и является выходом преобразователя кода. Первый выход модуля управления соединен шиной со вторым входом первого ОЗУ, второй выход модуля управления подключен шиной к входу второго ОЗУ, первый вход модуля управления соединен с шиной адреса и является вторым входом преобразователя кода, ко второму входу модуля управления шиной подключен выход второго счетчика. Для достижения технического результата в него введены третье ОЗУ, второй сдвиговый регистр, второй модуль упаковки информации, второй дешифратор и третий счетчик. Вход второго дешифратора подключен к шине адреса, а выход ко второму входу третьего ОЗУ, к первому входу третьего ОЗУ подключен третий вход преобразователя. К третьему входу ОЗУ подключен первый выход третьего счетчика, ко входу которого подключен генератор опорной частоты. Выход третьего ОЗУ подключен шиной к первому входу второго сдвигового регистра, а ко второму входу второго сдвигового регистра подключен второй выход третьего счетчика. Выход второго сдвигового регистра соединен с входом второго модуля управления информации, выход которого соединен шиной с первым входом преобразователя.
На фиг.1 изображена функциональная схема преобразователя кода.
Преобразователь кода состоит из генератора опорной частоты 1, дешифратора 2, сдвигового регистра 3, первого оперативного запоминающего устройства ОЗУ 4, первого счетчика 5, модуля упаковки информации 6, второго счетчика 7, модуля управления 8 и второго ОЗУ 9, шины данных 10, шины адреса 11, шины данных 12, третьего ОЗУ 13, второго сдвигового регистра 14, второго модуля упаковки информации 15, второго дешифратора 16 и третьего счетчика 17.
Выход генератора опорной частоты 1 соединен со входом первого счетчика 5, первый выход которого соединен шиной с входом дешифратора 2, первый выход которого соединен шиной с первым входом модуля упаковки информации 6, ко второму входу подключена шина данных 10, являющаяся первым входом преобразователя кода, второй выход дешифратора 2 соединен с первым входом сдвигового регистра 3. Выход сдвигового регистра 3 шиной подключен к первым входам первого ОЗУ 4 и второго ОЗУ 9, третий выход дешифратора 2 подключен ко входу второго счетчика 7, второй выход первого счетчика 5 соединен со вторым входом сдвигового регистра 3, третий вход сдвигового регистра 3 подключен к выходу модуля упаковки информации 6. Выход первого ОЗУ 4 шиной подключен к выходу второго ОЗУ 9 и является выходом преобразователя кода. Первый выход модуля управления 8 соединен шиной со вторым входом первого ОЗУ 4, второй выход модуля управления 8 подключен шиной ко второму входу второго ОЗУ 9, первый вход модуля управления 8 соединен с шиной адреса 11 и является вторым входом преобразователя кода, ко второму входу модуля управления 8 шиной подключен выход второго счетчика 7. Вход второго дешифратора 16 подключен к шине адреса 11, а выход ко второму входу третьего ОЗУ 13, к первому входу третьего ОЗУ 13 подключен третий вход преобразователя. К третьему входу ОЗУ 13 подключен первый выход третьего счетчика 17, ко входу которого подключен генератор опорной частоты 1. Выход третьего ОЗУ 13 подключен шиной к первому входу второго сдвигового регистра 14, а ко второму входу второго сдвигового регистра 14 подключен второй выход третьего счетчика 17. Выход второго сдвигового регистра 14 соединен с входом второго модуля управления информации 15, выход которого соединен шиной с первым входом преобразователя 10.
Предлагаемый преобразователь кода работает следующим образом.
Информация в последовательном коде поступает по шине данных 10 в модуль упаковки информации 6, опорная частота из генератора опорной частоты 1 поступает на вход первого счетчика 5, выходы которого подключены к дешифратору 2. Дешифратор 2 управляет модулем упаковки информации 6, сдвиговым регистром 3 и вторым счетчиком 7. Упакованная информация с модуля упаковки информации 6 поступает на вход сдвигового регистра 3. Преобразованный параллельный код сохраняется в одном из ОЗУ. Выбор ОЗУ для чтения/записи происходит в модуле управления 8. Адреса для записи в ОЗУ формируются счетчиком 7. Адрес чтения информации из ОЗУ поступает по шине адреса 11. Для самоконтроля преобразователя информация в параллельном коде поступает по шине данных 12 в третье ОЗУ 13. Адреса для записи информации, поступающие по шине адреса 11, поступают во второй дешифратор 16, который передает их в третье ОЗУ 13. Опорная частота из генератора опорной частоты 1 поступает на вход третьего счетчика 17, который управляет третьим ОЗУ 13 и вторым сдвиговым регистром 14. Преобразованная в последовательный код информация из второго сдвигового регистра 14 упаковывается во втором модуле упаковки информации 15, выход которого подключен к шине данных 10.
Таким образом, достигается возможность самоконтроля преобразователя при формировании и передаче кодовых посылок.
Преобразователь кода, содержащий первый и второй счетчики, сдвиговый регистр, генератор опорной частоты, дешифратор, модуль упаковки информации, первое и второе ОЗУ, модуль управления, выход генератора опорной частоты соединен с входом первого счетчика, первый выход которого соединен шиной с дешифратором, первый выход которого соединен шиной с первым входом модуля упаковки информации, к второму входу которого подключена шина данных, являющаяся первым входом преобразователя кода, второй выход дешифратора соединен с первым входом сдвигового регистра, выход сдвигового регистра подключен к первому входу первого и второго ОЗУ, третий выход дешифратора подключен к входу второго счетчика, второй выход первого счетчика соединен с вторым входом сдвигового регистра, третий вход сдвигового регистра подключен к выходу модуля упаковки информации, выход первого ОЗУ шиной подключен к выходу второго ОЗУ и является выходом преобразователя кода, первый выход модуля управления соединен шиной с вторым входом первого ОЗУ, второй выход модуля управления подключен шиной к второму входу второго ОЗУ, первый вход модуля управления соединен с шиной адреса и является вторым входом преобразователя кода, к второму входу модуля управления шиной подключен выход второго счетчика, отличающийся тем, что дополнительно введены третье ОЗУ, второй сдвиговый регистр, второй модуль упаковки информации, второй дешифратор и третий счетчик, причем вход второго дешифратора подключен к шине адреса, а выход к второму входу третьего ОЗУ, к первому входу третьего ОЗУ подключен третий вход преобразователя, к третьему входу ОЗУ подключен первый выход третьего счетчика, к входу которого подключен генератор опорной частоты, выход третьего ОЗУ подключен шиной к первому входу второго сдвигового регистра, а к второму входу второго сдвигового регистра подключен второй выход третьего счетчика, выход второго сдвигового регистра соединен шиной с входом второго модуля упаковки информации, выход которого соединен шиной с первым входом преобразователя.
