|
Устройство для решения задачи оценки качества ракетно-артиллерийского вооружения, содержащее блок управления, два блока памяти, блок суммирования, два блока задержки, блок коммутации, отличающееся тем, что, с целью расширения функциональных возможностей и повышения точности результатов за счет реализации метода определения предпочтительного варианта модернизируемого образца РАВ по единой шкале рангов падения ценности оценок свойств, в него дополнительно введены генератор тактовых импульсов, два блока памяти, блок суммирования, n + 2 блока задержки, два блока деления частоты, счетчик, причем первый выход блока управления соединен с управляющими входами всех ячеек первого блока памяти, с установочными входами всех блоков суммирования, блока коммутации и четвертого блока памяти, второй выход блока управления соединен с входом запуска генератора тактовых импульсов, выход генератора тактовых импульсов соединен с входом первого делителя и счетным входом счетчика, выход первой ячейки первого блока памяти соединен с входом настройки первого блока деления частоты и входом настройки счетчика, выход второй ячейки первого блока памяти соединен с входом настройки второго делителя частоты, выход третьей ячейки первого блока памяти соединен с входом первого блока задержки, выход первого блока деления частоты соединен с входом второго блока деления частоты и входом блока задержки, а через диод с входом первого блока суммирования, выход второго блока деления частоты соединен с остаточным входом генератора тактовых импульсов, выход первого блока задержки соединен с входом первого блока суммирования, выход первого блока суммирования соединен с первым управляющим входом второго блока памяти, первый, второй, ..., q-й выходы счетчика соединены соответственно с вторым, третьим, .. . , (q + 1)-м управляющими входами второго блока памяти и соответственно со входами второго, третьего, ..., (n + 1)-го блоков задержки, выход второго блока памяти соединен с первым управляющим входом третьего блока памяти, выходы второго, третьего, ..., (n + 1)-го блоков задержки соединены соответственно с вторым, третьим, ..., (q + 1)-м управляющими входами третьего блока памяти, выход третьего блока памяти соединен с информационным входом второго блока суммирования, выход (n + 2)-го блока задержки соединен с входом (n + 3)-го блока задержки и управляющим входом блока суммирования, выход (n+2)-го блока задержки соединен с входом (n + 4)-го блока задержки, а через диод с установочным входом второго блока суммирования, выход второго блока суммирования соединен с информационным входом блока коммутации, выход (n + 4)-го блока задержки соединен с управляющим входом блока коммутации, первый, второй, ..., q-й выходы блока коммутации соединены соответственно с первым, вторым, . . . , q-м информационными входами четвертого блока памяти, выход которого образует выход устройства. 
|
