Программируемое постоянное запоминающее устройство, выполненное в виде интегральной микросхемы, содержащей программируемую матрицу, состоящую из n m-разрядных слов и имеющую вход для выбора состояния матрицы, соответствующего записи или считыванию информации, и m-выходов, отличающееся тем, что в интегральную микросхему введены последовательно соединенные дешифратор с входами адреса выбираемого слова и устройство выбора слов и циклов с двумя тактовыми входами, n-выходами, подключенными к соответствующим n словам матрицы, и управляющим выходом, соединенным с первым тактовым входом устройства выбора слов и циклов, а также m согласующих элементов, установленных по одному на каждом из m-выходов матрицы, для предотвращения "выбросов" и "просечек" при переключении слов в процессе формирования выходного сигнала, соответствующего состоянию "логического нуля" или "логической единицы", причем каждый согласующий элемент снабжен двумя входами для записи состояния "логического нуля" или "логической единицы" в соответствующий разряд матрицы и подключен к входу для выбора состояния матрицы.
