Устройство синхронизации и декодирования, содержащее первый и второй D-триггеры, первый и второй элементы И и сумматор по модулю два, причем выход первого D-триггера подключен к информационному входу второго, отличающееся тем, что в него введены задающий генератор, формирователь опорной частоты, третий, четвертый, пятый, шестой, седьмой и восьмой D-триггеры, двоичный счетчик, RS-триггер, первый и второй переключатели и элемент ИЛИ, при этом выход задающего генератора через формирователь опорной частоты подключен к синхронизирующим входам первого, второго и пятого D-триггеров и к счетному входу двоичного счетчика, выход первого D-триггера соединен со вторым входом сумматора по модулю два, с синхронизирующими входами третьего и четвертого D-триггеров и со вторым входом второго переключателя, выход второго D-триггера подключен к первому входу сумматора по модулю два, выход которого соединен с входом установки в "0" двоичного счетчика, последний (старший) разряд которого подключен к первому входу первого элемента И и к информационному входу седьмого D-триггера, выход которого соединен со вторым входом первого элемента И, предпоследний разряд двоичного счетчика подключен к синхронизирующим входам шестого и седьмого D-триггеров, выход первого элемента И соединен с входом установки в "0" шестого D-триггера, инверсный выход которого соединен с его информационным входом и с первым входом первого переключателя, второй вход которого соединен с прямым выходом шестого D-триггера, с информационными входами третьего, четвертого и пятого D-триггеров, с первым входом второго элемента И и с входами установки в "0" третьего и четвертого D-триггеров, выходы которых подключены соответственно к первому и второму входам элемента ИЛИ, инверсный выход пятого D-триггера соединен со вторым входом второго элемента И, выход которого подключен к входу установки в "0" RS-триггера, вход установки в "1" которого подключен к выходу элемента ИЛИ, а выход - к первому входу второго переключателя, выход которого соединен с информационным входом восьмого D-триггера, синхронизирующий вход которого подключен к выходу первого переключателя, первый вход устройства соединен с управляющим входом формирователя опорной частоты, второй - с информационным входом первого D-триггера, третий - с управляющими входами первого и второго переключателей, а первый и второй выходы устройства подключены соответственно к выходу первого переключателя и к выходу восьмого D-триггера.
